|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ATF16V8B-15JU原装现货热销/ATMEL品牌代理/价格/图片/PDF 发布时间:2016/12/22 9:49:22 行业标准体系结构 很多朋友®–模拟20针
低成本易于使用的软件工具
•高速电可擦除可编程逻辑器件
7.5 ns的最大引脚pin Delay
几个节电选项CMOS和TTL兼容的输入和输出
输入和I / O上拉电阻
先进闪存技术
–编程
–100%测试
•高可靠性的CMOS工艺
20年数据保持
100擦除/写周期
–防静电2000V的保护
–200毫安闭锁免疫力
•商业和工业温度范围
•双列直插和表面贴装封装标准引脚
•PCI兼容
atf16v8b是一种高性能的CMOS(electricallyerasable)
可编程逻辑器件(PLD),利用
Atmel公司的成熟的电可擦除闪存技术。
提供的速度下降到7.5纳秒。所有速度范围
指定在5V满±10%范围工业
的温度范围内,温度和5V的±5%商业
范围。
几个低功耗选项允许选择最佳的解决方案
适用于各种类型的功率限制。每个
这些选项显着降低总系统功率和
提高系统可靠性。
的atf16v8bs将通用的一个超集
结构,它允许直接替换的16R8
家庭和大多数20针组合PLD。八输出
每个分配八个产品术语。三种不同的
操作模式,自动配置软件,
允许高度复杂的逻辑函数实现。
在atf16v8bs寄存器设计的复位期间
上电。在一点上略微延迟从VCC过
VRST,所有寄存器将被重置为低状态。因此,
注册输出状态将永远是高电。
此特性对于状态机初始化至关重要.。然而,
由于复位的异步性质和
如何在系统不确定性实际上VCC上升,如下
条件是必需的:
atf16v8b的寄存器设置电路
允许每个寄存器加载高或低。
此功能将简化测试,因为任何国家可以
强制进入寄存器控制测试序列。一
随着预紧力的JEDEC文件时生成一个源文件
用矢量编译。一旦下载,JEDEC文件
预压顺序将自动完成的大部分
经程序员批准后编程。
一个单一的保险丝,以防止未经授权的复制
该atf16v8b熔断器模式。一旦编程,保险丝
验证和预载被抑制。然而,64位用户
签名仍然可以访问。
安全保险丝应编程最后,作为其效果
是直接的。
所有的atf16v8b家族成员内部输入和I / O
上拉电阻。因此,每当输入或I /操作系统
没有外部驱动,他们会浮到VCC。这
确保所有逻辑阵列输入处于已知状态。
这些都是相对薄弱的活跃的引体向上,可以很容易
TTL兼容的驱动程序驱动(见输入和I / O
下面的图表)。
逻辑选项和功能图描述
atf16v8b架构。八宏单元可以配置
被配置为一个注册输出,组合I / O,
组合输出,或专用输入。
的atf16v8b可以配置在三个不同的
模式。每个模式使atf16v8b看起来不同
装置。大多数PLD编译器可以选择正确的
模式自动。用户也可以强制选择
通过向编译器提供模式选择。确定
因素将是使用寄存器对
组合输出和专用输出VS
具有输出使能控制的输出。
atf16v8b通用架构的可编程
要模拟许多20针制式设备。这些建筑
可以在每个配置模式中找到子集.
在下面的页面中描述。用户可以下载
上市集JEDEC编程文件的装置
PLD的程序员,和atf16v8b可配置
像所选择的设备。检查你的程序员
这种能力的制造商。
未使用的产品术语将自动禁用
降低功耗的编译器。安全保险丝,
当程序,保护的atf16v8b内容。
八字节(64保险丝)的用户签名可访问
用于存储项目名称、部件等用途的用户
号码,修订或日期。用户签名是可访问的
无论安全保险丝的状态。
软件编译器支持三种不同的OMC
模式作为不同的设备类型。大多数编译器都有
能够自动选择设备类型,一般
基于登记的使用和输出使能(OE)的使用。
在设备上注册使用强制软件选择
注册模式。与OE组合输出
由产品术语控制将迫使软件
选择复杂模式。该软件将选择
简单模式,只有当所有输出专用组合
没有OE控制。不同的设备类型可以
用于覆盖自动设备选择的软件。
有关进一步的细节,请参阅编译器软件
手册。
当使用编译器软件来配置设备时
用户必须特别注意以下限制
在每一模式。
在注册模式引脚1和引脚11永久
配置为时钟和输出使能,分别。这些
引脚不能被配置为专用输入
注册模式。
在复杂模式引脚1和引脚11成为专用
输入和使用引脚19和引脚12的反馈路径
分别。由于这个反馈路径的使用,引脚19
和PIN 12没有在这种模式下的反馈选项。
在简单模式下,所有的输出引脚的反馈路径
通过相邻引脚路由。这样做,这两个内心最
引脚(引脚15和16)将不会有反馈选项
这些引脚总是配置为专用组合
输出。
atf16v8b注册模式
设备仿真/制式替换。注册
如果需要一个或多个寄存器,则使用。每个
宏单元可以配置为注册或组合
输出或I / O,或作为一个输入。对于注册
输出或输入/输出,输出是启用的OE引脚,和
登记是由CLK引脚的时钟。八产品条款
分配到的和项。对于一个组合的输出或
输入/输出,输出使能由一个产品术语控制,并且
七个乘积项分配给和项.。什么时候
宏单元配置为输入,输出使能
永久性残疾。
任何寄存器使用将使编译器选择此模式。
下列注册设备可以模拟使用
这种模式:
设备仿真/制式替换。在复杂的
模式,组合输出和I / O函数是可能的。
引脚1和11是数组的常规输入。Pins 13
通过18个引脚反馈路径返回到数组,
使得充分的I/O能力成为可能。引脚12和19
(外面有只输出宏单元)。他们没有
输入能力。在这种模式下,每个宏单元有七
乘积项和一个乘积项的乘积项
使输出。
设备仿真/制式替换。在简单的
模式,将8个乘积项分配给和项.。销
15和16(中心宏单元)永久性配置
作为组合输出。其他的宏单元可以是
输入或组合输出引脚反馈到
和阵列。引脚1和11是定期投入。
|
|