ADSP-BF504BCPZ原装现货热销/ADI品牌代理/价格/图片/PDF - 新闻资讯

特征

高达400 MHz的高性能Blackfin处理器

两个16位Mac电脑，两个40位ALU，四位视频ALU，

40位移位器

为便于登记和类似RISC指令模型

编程和编译器友好的支持

高级调试、跟踪和性能监视

接受内部和I / O操作的电源电压范围。

参见26页的操作条件

内部位32M的闪存（可在adsp-bf504f和

adsp-bf506f处理器）

内部ADC（在adsp-bf506f处理器可用）

片外电压调节器接口

88铅（12毫米12毫米×）为adsp-bf504 LFCSP封装

和adsp-bf504f处理器

120铅（14毫米14毫米×）为adsp-bf506f LQFP封装

处理器

记忆

68k字节L1 SRAM（处理器核心内存访问）

（见表1，3页上的L1和L3存储器的大小细节）

外部（接口访问）与无缝内存控制器

内部位32M的Flash支持和引导ROM

灵活的启动选项从内部Flash和SPI存储器

或从SPI和UART，PPI的主机设备，

提供存储器保护的存储器管理单元

便携式低功耗架构

Blackfin处理器提供世界级的电源管理

和性能。他们生产的低功耗和低

电压设计方法与片上动态特性

电源管理，它提供了两个不同的能力

电压和频率的操作，以显着降低整体

功率消耗。这种能力可以导致大量

减少功耗，而只是变化

操作频率。这允许更长的电池寿命

便携式电器。

系统集成

的adsp-bf50x处理器是高度集成的系统集成在一个芯片上

下一代嵌入式产业解决方案，

仪表和功率/运动控制应用。通过

结合行业标准接口与高性能

信号处理核心，性价比高的应用可以

发展迅速，而不需要昂贵的外部元件。

系统外设包括看门狗定时器

32位上/下计数器与旋转支持；八位32位定时器/计数器

PWM的支持；六对三相16位

基于中心的PWM单元；两个双通道，全双工同步

串行端口（运动）；两个串行外设接口

（SPI）兼容的UART端口；两®IrDA支持；并行

外围接口（PPI）；可移动存储接口

（RSI）控制器；一个12通道，12位内部ADC，上

2 MSPS，ACM控制器；控制器区域网络

（CAN）控制器；一个2线接口（TWI）控制器；和

内部位32M的闪存。

处理器外设

的adsp-bf50x处理器包含一组丰富的外设

通过几个高带宽总线连接到核心，提供

灵活的系统配置以及出色的整体

系统性能（见第1页的框图）。这些

Blackfin处理器包含高速串行和并行端口，

中断管理的中断控制器

从片上外围设备或外部电源

管理控制功能，以适应性能和

处理器和系统的功率特性

应用场景。

体育，SPI，UART，PPI，和RSI的外设支持

通过一个灵活的DMA结构。也有分开的

存储器的DMA通道之间的数据传输的专用

处理器的各种内存空间，包括启动ROM和

内部32M的比特同步爆闪。多片

总线运行在100 MHz提供足够的带宽

保持处理器核心运行与活动的所有

片上和外部外围设备。

的adsp-bf50x处理器包括一个接口芯片外

支持处理器动态功率的电压调节器

管理能力。这是adsp-bf50x处理器Blackfin®家庭成员

产品，纳入模拟设备/英特尔微

信号体系结构（MSA）。Blackfin处理器结合DualMAC

最先进的信号处理引擎，优势

一个干净、正交RISC微处理器指令集，

和单指令多数据（SIMD）的多媒体功能

成单一指令集架构。

adsp-bf50x处理器的代码完全兼容

与其他Blackfin处理器。adsp-bf50x处理器提供

性能高达400 MHz，降低静态功耗。

与周边组合的差异

如表1所示。Blackfin处理器核心

如图2所示，Blackfin处理器核心包含两

16位乘法器，两个40位累加器，两个40位ALU，

四视频ALU和一个40位的移位器。计算单位

进程8 -，16 -或32位数据从寄存器文件。

计算寄存器文件包含八个32位寄存器。什么时候

在16位操作数数据上执行计算操作

寄存器文件作为16个独立的16位寄存器。所有

操作数的计算操作来自多端口

寄存器文件和指令常量字段。

每个MAC可以执行16位由16位乘法在每个

周期，积累的结果将40位累加器。

签名和无符号格式，舍入和饱和度

支持。

ALU执行传统的算术和逻辑

关于16位或32位数据的操作。此外，许多特殊

指令包括加速各种信号处理

任务.这些包括位运算，如字段提取和人口

数模232乘，将原语，饱和度

舍入和符号/指数检测。视频集

说明包括字节对齐和包装操作，

16位和8位加上裁剪，8位平均操作，

和8位减/绝对值/累加（SAA）操作。

还提供了比较/选择和矢量搜索

指令。

对于某些指令，两个16位ALU可以执行的操作

同时在寄存器对（一个16位高半

16位低一半的计算寄存器）。如果第二ALU使用，

四路16位操作是可能的。

40位移位器可以执行移位和旋转并使用

支持标准化，现场提取和现场存款

指令。

程序定序控制指令执行的流程，

包括指令对齐和解码。对于

程序流程控制，音序器支持PC相对

间接条件跳转（带静态分支预测）

子程序调用。硬件支持零开销

循环。建筑是完全联锁，即

执行时，程序员不需要管理管道

具有数据依赖性的指令。

地址运算单元同时提供两个地址.

双从内存中取。它包含一个多端口

寄存器文件组成的四组32位索引，修改，

长度和基址寄存器（用于循环缓冲），和八

额外的32位指针寄存器（对于C索引堆栈

操作）。Blackfin处理器的支持改进的哈佛架构

具有分层存储器结构的组合。1级（L1）

记忆是那些通常在全处理器

速度很少或没有延迟。在母语的水平，指导

内存只保留指令。数据存储器保持数据，

和一个专用的临时数据存储器存储堆栈和局部

可变信息。

此外，还提供多个L1内存块，提供

可配置的混合SRAM缓存。内存管理

单元（MMU）提供了个人记忆保护

可以在核心上运行并能保护系统的任务

从意外访问寄存器。

该架构提供了三种操作模式：用户模式，

主管模式和仿真模式。用户模式

对某些系统资源的限制访问，从而提供

保护软件环境，而管理模式

不受限制地访问系统和核心资源。

Blackfin处理器指令集进行了优化，所以

16位码代表最常用的指令，

导致优秀编译码密度。复杂

DSP指令编码成32位的操作码，代表

全功能多功能指令。Blackfin处理器

支持有限多任务能力，其中32位指令

可并行发出两个16位指令，

允许程序员使用许多核心资源

单指令周期。

Blackfin处理器的汇编语言使用代数语法

为了便于编码和可读性。该建筑已

用C／C++编译器连接优化，

导致快速和高效的软件实现。

内存体系结构

Blackfin处理器将存储器作为一个单一的统一

4G字节的地址空间，使用32位地址。所有的资源，

包括内部存储器、外部存储器和I/O控制.

寄存器，占据这个公用地址的单独部分

空间。此地址空间的内存部分被安排

在一个层次结构，以提供良好的成本/性能

一些非常快，低延迟的核心访问内存平衡

作为高速缓存或SRAM和提供较大的、较低的成本和性能

接口可访问存储器系统。见图3。

核心访问L1内存系统性能最高

可用的Blackfin处理器内存。这个

接口访问内存系统，通过

外部总线接口单元（EBIU），提供访问内部

Flash存储器的引导ROM。

存储器的DMA控制器提供高带宽的数据

运动能力。它可以执行代码块传输

内部存储器和外部数据之间的数据

记忆的空间。

内部（核心访问）内存

该处理器有三个核心可访问内存块，

提供高带宽访问的核心。

第一块是L1指令存储器组成的

32K字节的SRAM，其中16K字节可配置为

四路组相联高速缓存。此内存访问满

处理器速度。

第二核心访问内存块是L1数据存储器，

由32K字节的SRAM，其中16K字节可能

被配置为缓存。此内存块被访问满

处理器速度。

第三个记忆块4K字节的ScratchPad SRAM，其中

在相同的运行速度为L1的回忆，但这回忆

只能作为数据SRAM和不能被配置为缓存

记忆。外部（接口访问）内存

通过外部存储器访问EBIU存储器端口。这

16位接口提供了一个无缝连接的内部

从闪存启动罗内部闪存的船只

该工厂在擦除状态，除了块0的参数

银行。第0块闪存参数银行船从

这个工厂处于一个未知的状态。擦除操作应

在编程此块之前执行。

输入/输出存储空间

处理器不定义单独的I/O空间.。所有

通过32位地址空间映射资源。

片上输入/输出设备将它们的控制寄存器映射到

存储器映射寄存器（MMR）在靠近顶部的地址

4G字节的地址空间。这些被分成两个较小的

阻碍.一个包含所有核心功能控制产妇死亡率，

和其他包含寄存器所需的设置和控制

片外外设的核心。MMRS

只有在主管和仿真模式和

作为片上外围设备的保留空间。该处理器包含一个小芯片的引导内核，配置

引导的适当外围设备。如果处理器是

配置为从引导ROM内存空间启动，处理器

开始执行从芯片的引导ROM更多

信息，请参见第16页的引导模式。

事件处理

处理器上的事件控制器处理所有异步

和同步事件到处理器。该处理器提供

支持嵌套和

优先级。嵌套允许多个事件服务例程

同时活跃。优先确保服务

优先级较高的事件优先于

低优先级事件。控制器提供五的支持

不同类型的事件：

•仿真事件导致处理器

进入仿真模式，允许命令和控制

通过JTAG接口处理器。

•重置该事件重置处理器。

•非屏蔽中断（NMI）- NMI事件可以

由软件看门狗定时器生成，由

NMI输入信号处理器，或者通过软件。这个

NMI事件经常被用来作为一个功率下降指标

启动系统的有序关闭。

异常事件同步发生的程序

流（换句话说，异常是在

指令被允许完成。条件如

数据对齐违规和未定义指令导致

例外。

•中断事件发生异步程序

流。它们是由输入信号，定时器和其他

外围设备，以及一个明确的软件指令。

每个事件类型都有一个关联的寄存器来保存返回.

事件指令的地址和关联返回。什么时候

一个事件被触发，一个中断服务程序（ISR）必须

将处理器的状态保存到管理器堆栈.。

处理器事件控制器包括两个阶段：核心

事件控制器（CEC）和系统中断控制器

（碳化硅）。核心事件控制器与系统中断一起工作.

控制器优先控制所有系统事件。从概念上讲，

从外设中断进入SIC和

然后直接路由到通用中断的

CEC。

核心事件控制器（CEC）

CEC支持九个通用中断（ivg15–7），

除了专用中断和异常事件。对

这些通用中断，两个最低优先级

中断（ivg15–14）可保留

软件中断处理程序，留下七优先中断

支持处理器外围设备的输入。表2

介绍了CEC的输入，在确定他们的名字

事件向量表（EVT），并列出优先顺序。

系统中断控制器提供映射和

从多个外部中断源到

优先级的通用中断中输入。

虽然处理器提供了默认映射，但用户

可以改变中断事件的映射和优先级

将适当的值写入中断分配

寄存器（sic_iarx）。表3描述了碳化硅的输入

与默认映射到CEC。

处理器提供了一个非常灵活的机制来控制

事件处理。在CEC、三寄存器用于

协调和控制事件。每一个寄存器是16位宽。

•CEC中断锁存登记（种）-表示当

事件已被锁存。适当的位被设置

该处理器已锁定事件，并清除时

事件已被接受到系统中。这是登记

自动更新由控制器，但它可以写

只有当相应IMASK清零。

•CEC中断屏蔽登记（IMASK）-控制

掩盖和揭露个别事件。当有一点是

设置在IMASK登记，该事件东窗事发，是

由CEC当断言。在的一个清除位

IMASK登记面具事件，防止处理器

从服务事件，即使事件可能

锁定在种登记。此寄存器可以读取或

书面的，而在主管模式。（注：通用

中断可以全局启用和禁用

与STI和CLI指令，分别。）

•CEC中断登记（ipend）- ipend

寄存器跟踪所有嵌套事件。一个设置位

ipend登记表明事件是目前活跃或

嵌套在某个级别。这个寄存器是自动更新的

由控制器，但可以读取，而在主管模式。

SIC允许通过提供进一步的事件处理控制

三对32位中断控制和状态寄存器。每个

寄存器包含一个位，对应于每个外设

第3页表中显示的中断事件7。

•SiC中断屏蔽寄存器（sic_imaskx）控制

掩盖和揭露每个外设中断事件。

当在这些寄存器中设置一个位时，相应的

外围事件东窗事发，被转发到CEC

当断言。这些寄存器中的清除位屏蔽

相应的外围事件，防止事件从

传播到CEC。

•SiC中断状态寄存器（sic_isrx）-多

外设可以映射到一个单一的事件，这些寄存器

允许软件确定哪些外设事件

源触发中断。一个设置位指示

外围设备断言中断，并且清除位指示

外设不主张事件。

•SiC中断唤醒使寄存器（sic_iwrx）-

启用这些寄存器中的相应位，外围设备

可以配置为唤醒处理器应该

核心是闲置或睡眠模式时产生的事件。

有关更多信息，请参见动态电源管理

在13页。

由于多个中断源可以映射到一个通用的

中断，多脉冲断言可以同时发生，

中断前或中断过程中

此中断输入已检测到事件。ipend登记的

内容是由SiC作为中断监测

确认.

适当的种登记点设置在一个中断的上升

边缘检测（检测需要两个核心时钟周期）。这个

清零时各自的ipend登记点设置。这个

ipend位表示该事件已经进入到处理器

管道。在这一点上，CEC识别和队列

下一个上升沿事件对应的事件输入。这个

最小延迟从通用的上升沿过渡

中断的ipend输出断言是三核心

时钟周期，但是，延迟可以更高，取决于

处理器内的活动与状态。