|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
TMS320C5532AZHH05原装现货热销/TI品牌代理/价格/图片/PDF 发布时间:2016/12/19 10:08:14 核心:S总线)用于数据 运输–高性能、Low Power、TMS320C55x
定点数字信号处理器–装置集成2高速USB端口
物理层支持:•20 - 10 ns指令周期时间
•USB 2全和高速设备•50 - 100 MHz的时钟速率
•液晶桥与异步接口一个或两个指令执行每个周期
输入–10位逐次逼近(SAR)•双乘累加单元(最多
ADC 2亿乘积累每秒
–IEEE 1149.1(JTAG)[ MMACS ])
边界扫描兼容•两算术逻辑单元(ALU)
–32通用I/O(GPIO)引脚•三内部数据和操作数读(复用与其他装置的功能)的公交车和两个内部数据和操作数
写公交车•配置多达20个GPIO引脚在同一
时间•软件向下兼容的设备
•功率:•工业温度设备可用
–四芯电源隔离域:–320KB的零等待状态的片上RAM,模拟,RTC,CPU和外设,和USB接口组成:
–三I/O隔离电源领域:RTC•64KB的双访问RAM(DARAM),
8块4K×16位I/O、USB PHY和dvddio
–三集成LDO(dsp_ldo,ana_ldo,•256KB单访问RAM(SARAM),32和usb_ldo)电源隔离域:4K×16位DSP为核心,模拟模块,USB核心,分别
–128kb零等待状态的片上ROM
–1.05-v核心(50 MHz),1.8,2.5,2.75-,或3.3V(4块16K×16位)的I / O
–紧耦合FFT硬件加速器
–1.3-V核心(100 MHz),1.8,2.5,2.75-,或3.3V
外围设备:我/操作系统
–直接存储器存取(DMA)控制器
•时钟:
•四DMA 4通道各(16
–实时时钟(RTC)的晶体输入,通道总)独立的时钟域,和单独的电源
-三位32通用(GP)定时器供应
•一个可选的看门狗或GP -低功耗软件可编程阶段—
–两嵌入式多媒体卡(eMMC)和锁相环(PLL)时钟发生器
安全数字(SD)接口•bootloader:
–通用异步接收器/发送器–芯片ROM Bootloader(RBL)启动
(UART)SPI EEPROM,SPI串行闪存或我
2C EEPROM
–串行端口接口(SPI)四芯片eMMC,SD,SDHC,UART,USB
选择包:
–主从内部集成电路(I2C–144端子无铅塑料BGA(球栅
总线)阵列)(ZHH后缀)描述
这些器件是TI C5000™定点数字信号处理器(DSP)的产品家族成员
是专为低功耗应用。
定点DSP是基于TMS320C55x DSP生成CPU处理器核心。的C55x DSP
架构实现高性能和低功耗,通过增加并行和总集中
积蓄力量。CPU支持由一个程序总线组成的内部总线结构,一个32—
位数据读取总线和两个16位数据读取总线,两个16位数据写入总线,和额外的总线
致力于外周和DMA活动。这些巴士提供的能力,执行多达四个16位数据
读取和两个16位数据写入在一个周期。该器件还包括四个DMA控制器,每个
有4个通道,提供数据运动的16个独立的信道上下文没有CPU干预。
每个DMA控制器可以执行一个32位数据传送每个周期,在平行和独立
CPU活动。
在C55x CPU提供两个乘法累加(MAC)单元,每个有能力的17位×17位
乘法和一个32位的单周期。中央40位算术逻辑单元(ALU)是
通过一个额外的16位ALU支持。使用的ALU是指令的控制下,提供
优化并行活动和功耗的能力。这些资源在地址中进行管理.
单元(AU)和数据单元(DU)的C55x CPU。
在C55x CPU支持可变字节宽度指令集提高代码密度。指令
单位(IU)执行32位程序读取从内部或外部的内存队列指令
程序单元(普)。PU解码指令,指挥任务的金杜的资源,和
管理全保护的管道。预测的分枝能力避免管道冲上执行
条件指令。
通用输入输出功能,随着TMS320C5535的10位SAR ADC,
为液晶显示器、键盘和媒体接口提供足够的状态、中断和位I/O的引脚。
连续媒体是通过两个安全数字(SD)支持的外设,四间语音(I2S总线)
模块,一个串行端口接口(SPI)与四芯片的选择,一个我
2c多主和奴隶
接口,和一个通用异步接收器/发送器(UART)接口。
额外的外围设备包括:高速通用串行总线(USB 2)只有设备模式(不
可在tms320c5532)、实时时钟(RTC),三个通用定时器和一个可配置的
作为一个看门狗定时器,和模拟锁相环(APLL)时钟发生器。
此外,TMS320C5535包括紧耦合FFT硬件加速器。紧耦合
FFT的硬件加速器,支持8到1024点(电力2)房和复数FFT。
此外,该装置包括三个集成的LDO电源的不同部分
装置。
ana_ldo(所有设备)提供1.3 V至DSP锁相环(vdda_pll),SAR,和电源管理电路
(vdda_ana)。通过软件,只要观察到工作频率范围。对于最低的电源操作,
程序员可以关闭内部dsp_ldo,切削功率DSP核心(CVDD)而
外部电源提供电源到RTC(cvddrtc和dvddrtc)。RTC报警中断或
唤醒引脚可以重新启用内部dsp_ldo重新将权力交给DSP核心。当dsp_ldo
reset,它使1.3 V引导操作。对于50兆赫的设备,
dsp_ldo必须编程1.05 V相匹配的核心电压,内核电压,正常运行后
复位。
usb_ldo(TMS320C5535,“c5534,和c5533)提供1.3 V的USB核心数字(usb_vdd1p3)和
物理电路(usb_vdda1p3)。
这些设备是由业界屡获殊荣的eXpressDSP™支持,Code Composer Studio™
集成开发环境(IDE),DSP/BIOS™,德克萨斯仪器的算法标准,和
行业最大的第三方网络。Code Composer Studio IDE功能的代码生成工具包括
C编译器和链接器,™RTDX,xds100,XDS510™,XDS560™仿真设备驱动程序,和
评价模块。该设备还采用C55x DSP库功能超过50支
基础软件的内核(FIR滤波器、IIR滤波器,FFT,和各种数学函数)以及芯片
支持库。下表提供了所有设备的概述。表显示每个显著特征
设备,包括片上RAM,外设,CPU频率和封装类型的能力
带引脚数。有关实际设备部件编号和最大设备的详细信息
工作频率,见第7.1.2、设备命名。
|
|