CY7C68023-56LTXCT原装现货热销/Cypress品牌代理/价格/图片/PDF - 新闻资讯

■高速（480 Mbps）或全速度（12 Mbps的USB支持）

■两个普通的NAND页面大小支持

❐512字节的IP两个1 Gbit的能力

❐2k字节，两个8千兆比特IP能力

■八ENABLE引脚的芯片

两个八❐IP设备的NAND闪存芯片的单

两个四❐IP设备的NAND闪存芯片的双

■工业标准的NAND FLASH ECC校正

❐1位误差校正的256个字节。

❐2位误差检测每256字节

■工业标准（SM卡）、页面管理

水准要求的算法，块和物理两个动作，

逻辑管理

■支持8位的NAND闪存接口

■支30 ns的50纳秒，和100 ns的NAND闪存的时机

■complies质量与USB存储类规范

审计1.0

■cy7c68024 complies与USB 2.0规范

总线供电设备（时间# 40460274）

■43毫安的电流典型主动

■空间节能和无Pb 56 QFN封装（8毫米×8毫米）

■板级支持制造测试USB通

接口

NAND闪存3.3V的操作。

■NAND Flash的电源管理支持

nx2lp需要一个24 MHz（±100 ppm）信号推导

内部定时。通常情况下，一个24兆赫（20 pF，500W，

使用并行谐振基本模式）晶体，但

24兆赫的平方波从另一个源也可以使用。如果

水晶的使用，将其引脚XTALIN和XTALOUT，和

同时通过12 pF的电容到GND。如果另一个时钟

源使用，把它应用到XTALIN和XTALOUT开离开。

数据[ 7 ]

数据[ 7 ]的I / O引脚提供一个8位接口的NAND闪存

装置。这些引脚用于传送地址、命令和

读/写数据之间的nx2lp和NAND闪存。

r_b [ 1 ] #

就绪/忙的输入引脚用于确定状态的

当前选定的NAND闪存装置。这些引脚必须

通过拉高2K 4K的电阻。这些引脚被拉低

由NAND FLASH忙时。

我们#

写使能引脚输出的NAND闪存用于锁存

在上升沿的命令，地址和数据

脉冲。

[ 1 ] #重新

读使能输出引脚用于控制数据流

从NAND闪存设备。该设备提供了有效的数据

并通过一步增加其内部列地址计数器

在读使能脉冲的每一个下降沿上。一个10K的引体向上

对于re1-0 #选项。

CLE

命令锁存使能输出引脚是用来指示

在I / O总线上的数据是一个命令。数据被锁存到

NAND Flash控制登记在我们的上升沿#时

CLE是高。

ALE

该地址锁存使能输出引脚是用来指示

在I / O总线上的数据是一个地址。该数据被锁存到

NAND Flash地址登记在我们的上升沿#时

啤酒是高的。

LED1 #

数据活动LED输出引脚用于指示数据传输

活动。LED1 #断言低在一个数据的开始

转移，并设置为高阻状态，转让完成后。如果

这没有使用的功能，让LED1 #浮动。

LED2 #

该芯片有源LED输出引脚是用来指示适当的设备

操作。LED2 #是变低时，nx2lp供电

初始化。它被放置在一个高阻抗状态下的所有其他

条件.如果此功能不使用，离开LED2 #浮动。

wp_sw #

写保护开关输入引脚是用来选择是否

没有NAND闪存写保护的nx2lp启用。什么时候

该引脚为低电平时，NAND闪存的写保护，

写入配置数据存储器的任何尝试都是

此路不通.

[ 7 ] # CE

芯片使能输出引脚用来选择NAND闪存

这nx2lp接口。未使用的芯片使引脚应

左浮动。

复位#

主张复位为10毫秒#重置nx2lp。复位和/或

看门狗芯片，以确保启动和

灯火管制条件下得到妥善处理。

nx2lp是高速的USB 2外围设备

连接到一个USB主机NAND闪存设备使用USB

海量存储类协议。

在启动过程中，内部逻辑检查

以有效的配置数据的NAND闪存的存在

配置数据存储区。如果有效的配置数据

发现，该nx2lp使用存储在NAND Flash的价值

配置正常运行的USB描述符作为一个USB

海量存储装置。如果没有NAND闪存检测，如果没有有效的

配置数据存储在配置数据存储器中

地区的nx2lp使用默认值从内部ROM

制造模式操作空间。两种模式

操作在下面的章节中描述。

正常操作模式

在正常工作模式下的nx2lp作为USB 2

海量存储类NAND闪存控制器。这包括所有的

典型的USB设备状态（动力，配置，等等）。这个

USB描述符返回根据存储在数据

配置数据存储区。正常读写访问

在这种模式下的NAND闪存是可用的。

制造模式

在制造模式，nx2lp枚举的使用

存储在存储中的默认描述符和配置数据

这种模式使内部ROM的第一次编程

配置数据存储区和板级制造

测验.

为每个设备需要的是一个独特的USB串行数

符合USB规范。柏树

还要求设计师使用他们自己的供应商编号为最终

产品.供应商的身份证是通过注册获得的

USB实施者论坛（USB-IF），和产品ID

由设计师确定。

柏提供了所有的软件工具和驱动程序所需的

适当的编程和测试nx2lp。指的是

开发或参考设计套件的文档

有关这些主题的更多信息。

nx2lp进来一个56引脚QFN封装，可利用

底部金属垫以辅助散热。低功耗

nx2lp操作的底部使热垫

QFN封装的必要。正因为如此，印刷电路板的布局可能

利用空间下的nx2lp路由信号的需要，

但任何痕迹或通孔的热垫下

覆盖由焊料掩模或其他材料，以防止短路。

标准的PCB布局建议的USB设备仍

应用。

有关此软件包设计的进一步信息，请参阅

从安靠“表面贴装应用笔记

Amkor公司的microleadframe组件（MLF）技术。”

本应用笔记提供了详细的信息在船上

安装指南，焊接流程，返工工艺等。

应遵循以下建议，以确保

可靠的高速USB性能操作。

■一四层阻抗控制板推荐

确保最佳信号质量。

■指定阻抗目标（问你的板供应商他们

可以实现）。

■保持线宽与线距控制阻抗。

■减少DPLUS和DMINUS避免反射的存根

信号.

■将USB连接器外壳和之间的任何联系

信号地附近的USB连接器。

■使用旁路/反激式帽的VBUS，放置在连接器。

■保持DPLUS和DMINUS迹长度在2毫米

彼此的长度，与优选的长度为20毫米30毫米。

■保持坚实的地面平面DPLUS和DMINUS下

踪迹.不要让飞机在这些痕迹下被分裂。

■地方没有通孔或DMINUS DPLUS路由跟踪。

■隔离DPLUS和DMINUS痕迹从所有其他信号

痕迹（使用> 10毫米。最佳信号质量间距。