|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
DLPC100ZCT原装现货热销/TI品牌代理/价格/图片/PDF 发布时间：2016/12/10 11:11:28 dlpc100执行所有图像处理和控制，随着DMD数据格式，用于驱动0.17 HVGA DMD（dlp1700）。
这是一个在0.17 dlpc100 HVGA芯片组三部分组成（见图1）。适当的功能和
该dlp1700操作要求，可用于与其他组件连接的0.17 HVGA
芯片组。参阅0.17 HVGA芯片数据表进行进一步的细节（TI的文献数量dlps017）。
DLP电子解决方案，图像数据是从dlpc100输入端口的图像投影在100%数字
显示屏幕。图像保持在数字形式，永远不会被转换成一个模拟信号。这个
dlpc100过程数字输入图像并将数据转换成一种格式由DMD的需要。DMD
然后用二进制脉冲宽度调制（脉宽调制）对屏幕上的每一个像素反射镜反射光。
命令可以在我输入的dlpc100
2C接口。
数字输入接口的开关电平，图像数据，是名义上是1.8 V，2.5 V，或3.3 V的开关电平
采用的是通过设置引脚intfpwr 1.8 V、2.5 V或3.3 V的选择，输入图像界面和我
2C接口
开关水平必须是相同的。
特征
•优化操作与dlpr100和–帧速率转换
dlp1700–LED电流控制调整
•单24位输入端口（RGB或灰度bt656-yuv）–可编程
随着像素时钟支持高达30兆赫
–时空复用（抖动）
•输入图像尺寸320×240（QVGA），480 x 320
–自动增益控制（HVGA），或640×480（VGA）
•60 MHz双数据速率（DDR）DMD接口
•RGB三颜色位深选择输入：
•外部存储器支持：100 MHz的SDR RGB888，rgb666，RGB565 SDRAM
支持1赫兹到60赫兹的帧速率
串行闪存接口
我•
设备配置2C型控制接口
系统控制：
像素数据处理：
可编程LED电流
颜色空间转换
–DMD电源和复位驱动控制
–色度插值4:2:2到4:4:4
–DMD图像进行水平和垂直翻转的转换
内置测试模式生成
颜色坐标调整
•JTAG边界扫描测试支持
–图像缩放（Scaling）
•封装256引脚超FineLine球栅
–交错通过缩放
阵列（封装）
投影仪图像端口信号共享
图2说明了在控制器中发生的基本处理。的dlpc100提供了一个单一的输入端口
用于图形和运动视频输入。下面列出的信号支持两个输入接口模式。因此，一些
信号有不同的用途，这取决于所使用的输入接口模式。
下面是两个输入图像的接口方式，信号的描述，在dlpc100引脚。描写
在dlpc100所有信号。
•BT.656，9针
–pdata（7-0）–投影数据
––投影时钟（PCLK时钟上升沿捕捉输入数据）
并行总线，20针或22针或28针
–pdata（15-0）或数据（17-0）或数据（23-0）–投影数据
–HSYNC–水平同步
––垂直同步垂直同步
–数据–数据EN（高电平有效）
––投影时钟（PCLK时钟上升沿或下降沿，捕捉输入数据）
终端功能表描述了信号接口的dlpc100输入/输出特性
各功能组。信号是由微型投影机显示名称引用格式参考
图2509552示意，钛。各种I / O类型的电压特性的描述中的I / O
特性表。
任意数量的数据字节都可以从发射机到接收机之间的开始和停止
条件.八位每个字节由一个ACK位。发送器必须释放SDA线之前
接收器发送一个ACK位。该设备也承认必须拉低SDA线在ACK
时钟脉冲使SDA线稳定低的确认相关的时钟周期高脉冲期间（见
图7）。当一个奴隶接收器的问题，必须在每个字节接收产生ACK。同样，
主人必须每个字节，它接收从发射器后产生一个ACK。建立和保持
必须满足时代的需要，以确保正确的操作。
不产生确认主接收器，数据从发射端信号（NACK）后
最后一个字节已被时钟出的奴隶。这是由主接收机通过SDA线高了。
在这个事件中，发射机必须释放数据线，使主机产生一个停止条件。
双向我
I2C总线是串行时钟（SCL）和串行数据线（SDA）。这两条线必须
通过在连接到一个设备的输出阶段的上拉电阻连接到正电源。数据
只有当总线不忙时，才可启动传输。
我
2C这设备的通信是由一个主发送一个起始条件开始，高到低过渡
SDA输入/输出而SCL输入高（见图5）。启动条件后，设备地址字节
发送，高位在前，包括数据方向位（R/W）。
接收的有效地址字节后，该装置与一个ACK响应，一个低SDA输入/输出时
在确认相关的时钟脉冲的高。
在我
2C总线，只有一个数据位传输每个时钟脉冲期间。在SDA线上的数据必须保持
稳定在时钟周期的高脉冲，作为在这个时间的数据线的变化被解释为控制
命令（启动或停止）（见图6）。
停止条件，由低到高的过渡SDA输入/输出而SCL输入高，发出
主人（参见图5）。总线主机必须发送dlpc100地址设置为逻辑0的最低有效位。读
地址字节的发送设备地址后读命令（X15）和读地址确定
访问寄存器。重新启动后，设备地址再次发送，但这一次，最不重要的位设置
到一个逻辑1。由读地址字节定义的登记数据，再由dlpc100派。看到
程序员指南的寄存器读/写协议和可用寄存器的完整描述。
dlpc100控制器移动SDR存储器接口包括一个16位，移动无线电接口（即
的LVCMOS信号）运行在100 MHz（名义）。dlpc100需要外部移动SDR SDRAM。的dlpc100可支持128兆位或64
Mbit SDRAM。对SDRAM的基本要求：
•SDRAM类型：移动无线电
速度：125 MHz的最小
•16位接口尺寸：64兆位或128兆位
电源电压：1.8伏
支持SDRAM器件显示SDRAM部分已经过测试，钛。所有被发现的工作
正常，因此建议在生产使用的dlpc100。底层的热限制的dlpc100是最高工作结温（TJ
）不
被超过（见推荐的操作条件）。此温度依赖于操作环境
温度、气流、印刷电路板设计（包括元件布局密度和所用铜量），
功率耗散的功率dlpc100和周边元件的散热。的dlpc100的包
的设计主要是通过提取热的电源和接地平面的电路板，从而铜含量和
在印刷电路板上的气流是重要的因素。
|
|
||||||||