|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
AD9942BBCZRL原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2016/12/10 10:55:22 ad9942是一个高度集成的双通道CCD信号 用于数字静止相机应用的处理器。每个通道
指定在高达40兆赫的像素速率。ad9942组成的
一个完整的模拟前端与模拟到数字转换，
结合一个可编程的定时驱动。精度
定时核心允许高速时钟进行调整
550皮秒分辨率。
模拟前端采用黑色电平夹紧，包括一个
VGA、40 MSPS ADC，和CD。定时驱动程序提供
高速CCD时钟驱动rg_a和rg_b，以及
为H1a为H4A和H1B到H4B输出。的6线系列
界面是用程序ad9942。
在节省空间的9毫米，9毫米×，csp_bga包，
这是一个ad9942指定的工作温度范围
−25°C + 85°C.
特征
40兆赫相关双采样（光盘）
0分贝到18分贝，9位可变增益放大器（VGA）
40 MSPS模数转换器（ADC）
光学黑夹（CLPOB）具有可变电平控制
完整的芯片上的时序驱动程序
具有< 550皮秒分辨率的精确定时核心
芯片上的3 V的水平和RG的司机
四氢钟的模式
100铅，9毫米×9毫米，csp_bga包
应用
双通道CCD输出信号处理器
数码相机
数码摄像机
高速数字成像应用
强调以上的绝对最大额定值
可能对设备造成永久性损坏。这是一个压力
评级只有；在这些或任何设备的功能操作
上述业务部门所列的其他条件
本规范不暗示。在绝对
延长期间的最大额定值条件可能会影响
设备的可靠性。微分非线性（DNL）
一个理想的ADC具有代码过渡，是完全1 LSB
除了。但是从这个理想值的偏差。因此，
每一个代码都必须有一个有限的宽度。无失码
保证12位分辨率表示，所有4096个代码
必须存在于所有的操作条件。
峰非线性
峰值非线性，一个完整的信号链规范，是指
从一个真实的ad9942直输出峰值偏差
线。这一点作为零发生0.5 LSB的前
代码转换。积极全面的定义为一个1级的LSB
0.5 LSB越过最后一码转换。偏差
测量从中间的每一个特定的输出代码
真直线。错误，然后表示为一个百分比
2 V的ADC的满量程信号。输入信号总是
适当增加填补了ADC的满量程范围。
总输出噪声
的均方根输出噪声测量使用直方图技术。
ADC的输出码的标准偏差的计算
在LSB和代表总信号的均方根噪声水平
链在指定的增益设置。输出噪声可以
转换为等效电压，使用关系电源抑制比（PSR）
PSR测量阶跃变化应用到供应
销。PSR规范是在变化的计算
在电源电压中的一个给定的步骤变化的数据输出。
匹配误差
匹配错误是指A到B通道的通道A
修正后的ADC校准已失配
应用于删除信道A和
通道B。
串扰
的串扰测量，而应用一个全面的步骤
一个通道和测量对相反的干扰
通道。图11显示了典型的系统应用程序图
ad9942。CCD的输出是由ad9942 AFE处理
电路，它由一个CD，一个VGA，CLPOB，和
ADC。数字化像素信息被发送到数字
图像处理器芯片，在所有的后处理和
压缩发生。使用CCD，CCD时序参数
从图像处理到ad9942编程
通过6线串行接口。从系统主
时钟，CLI，它是由图像处理器提供的装置
产生高速CCD时钟和内部安全的钟。
所有的ad9942时钟与vd_x和hd_x同步。
CLPOB编程和内部产生的。
为H1a为H4A H司机，H1B到H4B，rg_a，和rg_b
包括在ad9942，允许这些钟是直接
连接到CCD。支持3 V的H驱动电压
在ad9942。
图12显示了水平和垂直的计数器尺寸
对于设备。所有的内部时钟编程水平
使用这些尺寸来指定行和像素位置。所有的ad9942内部寄存器的访问是通过一个
6线串行接口。每个寄存器由一个8位地址
和一个24位的数据字。无论是8位地址和24位
数据字写从LSB。给每一个写
寄存器，一个32位操作是必需的，如图14所示。
虽然许多寄存器小于24位，所有24位
必须为每个寄存器写。如果寄存器只有16位
宽，然后上8位可以0填充过程中的系列
写操作。如果少于24位是书面的，寄存器是
未更新新数据。
图15显示了一个更有效的方式来写寄存器
使用ad9942地址自动增值能力。在这
方法，首先写下所需的地址，其次是
多24位数据字。每一个新的24位数据字
自动写入到下一个最高的寄存器地址。通过
消除需要写每个8位地址，更快的寄存器
加载实现。地址自动增量功能
使用，从任何寄存器的位置开始，写几个
两个寄存器或尽可能多的整个寄存器空间。
ad9942生成灵活、高速定时信号的使用
两个通道的精确定时核心。这个核心是
生成用于CCD时序的基础
和AFE，复位门rg_x，水平驱动H1X
对h4x，和SHP / SHD采样时钟。一个独特的建筑
使系统设计者的程序优化图像
通过提供在水平CCD精确控制质量
读出和AFE相关双采样。
时间分辨率
精确定时的核心采用了1×主时钟输入（CLI）为
参考。这个时钟应该是CCD像素相同
时钟频率。图16说明了内部定时
核心将主时钟周期分为48个步骤或边缘
位置.因此，边缘分辨率的精确定时
核心是（TCLI / 48）。基于CLI输入更多的信息，
见应用信息部分。
高速时钟可编程
图17显示了高速时钟，rg_x，H1X来
h4x，SHP，和SHD，产生。的rg_x脉冲
可编程的上升和下降的边缘，可以倒
使用极性控制。水平时钟，H1，有
可编程的上升和下降沿和极性控制。
H2的时钟都是H1的逆时钟。表17总结了
高速定时寄存器及其参数。
每个边缘位置设置为六位宽，但只有48个有效的边缘
地点是可用的。因此，寄存器值是
映射到四个象限，每一象限中
12边缘位置。表18显示了正确的寄存器值
相应的边缘位置。
|
|
||||||||