|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
OMAPL138EZWTD4E原装现货热销/TI品牌代理/价格/图片/PDF 发布时间:2016/10/13 10:33:29 •双核SoC•支持32位整数,SP(IEEE单 精度/ 32位)和DP(IEEE双–375 - 456 MHz的ARM926EJ-S™RISC微处理器
精度/ 64位)浮点
–375和456 MHz c674x固定和浮点
VLIW DSP•最多支持四个SP增加每个时钟,
四DP增加每两钟
•ARM926EJ-S核心
支持多达两个浮点(SP或
–32位和16位(拇指®
)说明DP)近似倒数(rcpxp)和
指令扩展平方根倒数逼近
–单周期MAC(rsqrxp)每个周期的操作
–臂jazelle®技术–两乘功能单元:
–嵌入式ice-rt™实时调试•混合精度IEEE浮点乘法
•ARM9™内存架构支持多达:
–16kb指令缓存–2 SP SP→SP每时钟
–16kb数据缓存–2 SP SP→DP每两钟
–8KB的RAM(向量表)–2 SP DP→DP每三钟
–64KB的ROM–→DP DP DP×2每四钟
•c674x指令集的特点•定点乘法支持两32 x 32—
–超集的C67x +和C64x+ ISAS位乘以16,四×16位的乘法,或
–八8×8位乘以每时钟周期,3648 MIPS和2746 MFLOPS
和复杂的倍数-字节寻址(8 -,16 -,32 -,和64位数据)
指令封装减少了代码大小,8位溢出保护
所有的指令都有条件的,位场提取,设置,清除
模环操作–归一化,饱和–硬件支持,点计数
保护模式操作,紧凑的16位指令
–例外支持错误检测和•c674x两级高速缓存体系结构
程序重定向
–32KB的授权程序内存/缓存
•软件支持
–32KB的L1数据缓存数据内存/缓存
–TI DSP BIOS™–256KB的L2统一映射内存/缓存
芯片支持库和DSP库
–灵活内存/缓存分区(L1和L2)
•128kb内存共享内存
增强直接存储器存取控制器3
•1.8V和3.3V的LVCMOS I/O(除USB(EDMA3):
DDR2接口)
2通道控制器
两个外部存储器接口:
3传输控制器
–EMIFA
–64个独立的DMA通道
•也不(8 -或16位宽的数据)
–16快速DMA通道
•NAND(8或16位数据)
可编程传输突发大小
•16位地址空间和128MB SDRAM
•tms320c674x浮点DSP处理器的核心
–DDR2 /移动一个DDR内存控制器
–负载存储架构具有以下不结盟:支持
•16位DDR2 SDRAM和256MB的地址
64通用寄存器(32位)空间
六–ALU(32位和40位)的功能单元
16位地址–256 MDDR SDRAM与IEEE 802.3兼容
空间–媒质独立接口
•三配置16550型UART模块:–简化媒体独立接口
–调制解调器控制信号–管理数据I / O(MDIO)模块
–16字节FIFO•视频接口(vpif):
–16x或13X采样选项–两位SD(BT.656)、单16位或单
•液晶控制器的原始(8 -,10 -,和12位)视频捕获
•两个串行外围接口(SPI接口)每通道
多芯片选择–两位SD(BT.656)、单16位视频
•两多媒体卡(MMC)/安全数字(SD)显示通道
卡的接口与安全数据I / O(SDIO)•通用并行端口(UPP):
接口–高速并行接口和FPGAs
两个主从式集成电路数据转换器
(我
2C总线™)两通道–数据宽度为8 - 16位
•一主机接口(HPI)与16位的包容
混合地址和高带宽–单数据速率或双数据率传输数据总线
可编程实时单元子系统-支持多个接口与启动,
(这里)启用,等待控制
–两个独立的可编程实时单元•串行ATA(SATA)控制器:
(PRU)核心–支持SATA I(1.5 Gbps)和SATA II
•32位存储的RISC架构(3 Gbps)
•4KB的指令RAM每核心–支持所有SATA电源管理
每个核心功能512字节的数据RAM
•普鲁斯可以禁用通过软件–硬件辅助的原生命令队列
节省电力(NCQ)多达32项
•登记30每个保诚出口从–支持端口倍增器和基于命令
除了正常的R31交换子系统
该公司的核心输出。•实时时钟(RTC)32 kHz振荡器
标准电源管理机制独立电源轨
时钟门控64个三位通用定时器(每个
可配置为两个32位定时器)•整个子系统一个PSC时钟下
门域的一个64位通用或看门狗定时器
专用中断控制器(可配置为两个32位通用
专用交换中心资源
•两增强高分辨率脉冲宽度•USB 1.1控制器(主机)集成PHY(USB1)调制器(ehrpwms):
•USB 2 OTG接口集成PHY(USB0)
专用的16位时间计数器
–USB 2高和全速客户周期和频率控制
–USB 2高,全,Low Speed Host
6单边缘输出,6双边缘对称
端点0(控制)输出,或3双边缘非对称输出
–终点控制、批量、1、2、3、4(中断,或–死区的产生
ISOC)RX和TX
高频载波PWM斩波
•一多路音频串口(McASP):
旅行区输入
两个时钟区域和16个串行数据引脚
•三32位增强型捕捉(ECAP)模块:
–支持TDM,I2S,和类似的格式
可配置为3捕获输入或3个辅助
–DIT能够输出脉冲宽度调制器(批发市场)
–FIFO缓冲区发送和接收多达四个事件的时间–单镜头捕捉—
•两多路缓冲串口(McBSPs):邮票
–支持TDM,I2S,和类似的格式•包:
–AC97音频编解码器的接口–361球无铅塑料球栅阵列(PBGA)
–电信接口(ST总线,H100)[郑商所后缀],0.65-mm球距
–128通道TDM–361球无铅PBGA [ ZWT后缀],
–FIFO缓冲区发送和接收0.80-mm球距
•10 / 100 Mbps以太网MAC(EMAC):•商业,扩展,或工业温度
OMAP-L138 C6000 DSP + ARM处理器是基于一个低功耗的应用处理器
ARM926EJ-S和c674x DSP核心。该处理器提供了显着较低的功率比其他
对DSP芯片TMS320C6000™平台成员。
该装置使原始设备制造商(OEM)和原始设计制造商(ODM)
以强大的操作系统,丰富的用户界面,和高处理器的市场设备
通过一个完全集成的,混合处理器解决方案的最大灵活性的性能。
该设备的双核心架构提供了两个数字信号处理器和精简指令集的好处
计算机(RISC)技术,结合高性能的DSP内核和一个tms320c674x
ARM926EJ-S核心。
该公司是一个32位的RISC处理器核心执行32位或16位的指令
处理32位,16位或8位数据。核心使用流水线,使处理器的所有部分和
内存系统可以连续运行。
ARM9核心处理器15(CP15),保护模块、数据和程序存储器
管理单元(MMU)的桌子旁视缓冲器。ARM9核心具有独立16-KB指令
和16-KB数据高速缓存。都4联想与虚拟指数虚拟标签(vivt)。ARM9核心
也有8KB的RAM(向量表)和64KB的ROM。
该装置采用DSP核心基础架构的两级缓存。1级程序缓存(L1P)是32—
KB的直接映射缓存,而1级数据缓存(L1D)是一个32-kb 2路,组相联高速缓存。这个
2级程序缓存(L2P)由一个256-kb内存空间,程序间共享
数据空间。二级存储器可以配置为映射的内存,缓存,或两个组合。
虽然DSP的L2可由系统的ARM9和其他主机,一个额外的128kb
内存共享内存,可供其他主机使用,而不会影响到数字信号处理器的性能。
安全功能的设备,TI的基本安全引导让用户保护知识产权
并防止外部实体修改用户开发的算法。通过从一个硬件
“信任的根”,安全引导流确保了一个已知的代码执行的好的起点。通过
默认情况下,JTAG端口锁定以防止仿真和调试的攻击;然而,JTAG端口
可以在应用程序开发过程中的安全启动过程中启用。引导模块是
加密而坐在外部非易失性存储器,如FLASH和EEPROM,并解密
在安全启动时加载身份验证。加密和解密保护用户的IP,并让
他们安全地建立了系统,并开始设备操作与已知的,受信任的代码。
基本安全开机使用SHA-1和SHA-256,和引导图像验证AES-128。基本安全
开机也使用AES-128启动图像加密。安全引导流采用多层加密
方案,不仅保护了启动过程,但提供了能够安全地升级引导和
应用软件代码。一个128位设备特定的密钥,只知道设备和产生
使用nist-800-22认证的随机数发生器,用于保护用户的加密密钥。什么时候
一个更新是必要的,客户使用加密密钥来创建一个新的加密图像。然后
通过一个外部接口来获取图像,如以太网,并覆盖现有的
代码。更多细节支持的安全功能或Ti的基本安全启动,请参阅
tms320c674x / omap-l1x处理器安全的用户指南(sprugq9)。
外设集包括:10 / 100 Mbps以太网媒体访问控制器(EMAC)与管理
数据输入/输出(MDIO)模块;一个USB2.0 OTG接口;一个USB1.1 OHCI界面;2我
2C总线
接口;一个多通道音频串行端口(McASP)16序列化、FIFO缓冲区;2
多通道缓冲串口(McBSPs)与FIFO缓冲区;两个串行外围接口(SPI)和
多芯片选择;可配置16位主机接口(HPI);高达9的银行通用
输入/输出(GPIO)引脚,每行包含16引脚可编程中断和事件
生成模式,复用其他外设;三UART接口(每个RTS和CTS);
两个增强高分辨率脉宽调制器(ehrpwm)外设;三位增强
捕获(ECAP)模块的外设可配置为输入或输出3捕获3农产品批发市场;2
外部存储器接口:异步和SDRAM外部存储器接口(EMIFA)慢
存储器或外设;和高速DDR2 /移动DDR控制器。
EMAC提供设备和网络之间的有效接口。EMAC支持
10Base-T、100Base-TX、或10 Mbps的100 Mbps或半或全双工模式。此外,一个
MDIO接口可用于物理层配置。EMAC支持MII和RMII接口。
SATA控制器提供了海量数据存储设备的高速接口。SATA控制器
支持SATA I(1.5 Gbps)和SATA II(3 Gbps)。
UPP提供高速接口的多种类型的数据转换器,FPGA,或其他并行
设备。UPP支持可编程的数据宽度的8到16位之间的两通道。singledata
速率和双数据速率传输的支持,以及启动,启用和等待信号
提供各种数据转换器的控制。
视频接口(vpif)是包括提供灵活的视频I/O端口。
丰富的外设集提供了控制外部外围设备和通信的能力
外部处理器。有关每一个外设的详细信息,参见本文档中的相关部分和
相关的外围参考指南。
该设备具有ARM9和DSP的一套完整的开发工具。这些工具包括C
编译器、DSP汇编优化器来简化编程和调度,和Windows®调试器
可视性转换为源代码执行的接口。
《ARM的子integrates ARM926EJ-S处理器。《ARM926EJ-S处理器是一个会员协会
ARM9的家庭microprocessors一般用途。这个处理器的冰有针对性的多任务应用程序
在内存管理功能,高性能,低的阳极尺寸和低功率都重要。《
ARM926EJ-S处理器的支持32位和16位的大拇ARM指令集,用户授权的两个
贸易关之间的高性能和高代码密度。具体来说,在ARM926EJ-S处理器
《armv5tej支持的指令集,其中包括为特征的高效执行Java字节码,
Java提供的性能相似的两个即时(JIT)interpreter Java代码,但没有相关
开销。
《ARM926EJ-S处理器支持的ARM体系结构包括DEBUG和两个辅助细胞的两个逻辑
硬件和软件的DEBUG。《ARM926EJ-S处理器体系结构和哈佛大学有一个提供一
完整的高性能子,包括:
•ARM926EJ-S核数
•系统控制协处理器CP15
•存储器管理单元(MMU)
|
|