TMS320C5545AZQW10原装现货热销/TI品牌代理/价格/图片/PDF - 新闻资讯

TMS320C5545AZQW10原装现货热销/TI品牌代理/价格/图片/PDF
发布时间：2016/10/13 10:25:43

酷kù睿ruì：

–高性能、Low Power、TMS320C55x

定点数字信号处理器

•16.67-，10，8.33-ns指令周期时间

•60 -，100 -，120 MHz的时钟速率

每个周期执行的一个或两个指令

对偶乘法和累加（MAC）单位

（200或2亿4000万multiplyaccumulates

每二[ MMACS ]）

•两算术逻辑单元（ALU）

三内部数据和操作数读

总线和两个内部数据和操作数

写巴士

•软件向下兼容的设备

工业温度装置可用

–320KB的零等待状态的片上RAM，

由：

•64KB的双访问RAM（DARAM），

8块4K×16位

•256KB单访问RAM（SARAM），

4K×16位32块

–128kb零等待状态的片上ROM

（4块16K×16位）

–快速傅里叶变换（FFT的紧密耦合）

硬件加速器

•周围：

–直接存储器存取（DMA）控制器

•四DMA 4通道各（16

渠道总）

32三位通用（GP）定时器

一个可选择的看门狗或GP

–两嵌入式多媒体卡（eMMC）或

安全数字（SD卡）接口

通用异步接收机/发射机

（UART）

–串行端口接口（SPI）三芯片

选择

–主从内部集成电路（I2C

总线）集成电路内部的四声（I2S总线）的数据

运输

–器件与集成的USB 2.0端口highspeed

物理层：那支

•全和USB 2.0高速器件

–桥与异步接口的液晶显示器

–10位逐次逼近3输入（SAR）

模数转换器（ADC）

（IEEE 1149.1（JTAG）

边界扫描兼容

–32个通用I / O引脚（GPIO）

（multiplexed和其它装置的功能）

•configure IP 20两个GPIO引脚，以在相同的

小时

•功率：

（四芯隔离电源域：

CPU模拟、实时时钟、USB peripherals鸭，鸭

三- I / O电源隔离域：时钟

I/O总线的物理层和dvddio

（三_ DSP集成LDO（ldo，安娜_ ldo，

_ ldo）和USB电源的两个分离的域：

DSP核心，模拟，和USB核心，分别为

——1.05-v核（60 MHz），1.8-，2.5-，2.75-或3.3V

在我们的

——1.3-v核（100或120兆赫），1.8- 2.5- 2.75-，，，

我们在3.3V或/

•点：

——外部时钟源通clkin引脚。

11.2896-支，12.000-鸭12.288-mhz

时钟频率

——实时时钟（RTC）和32.768-khz晶体

输入不同的时钟域和独立

供电

——低功耗，软件可编程锁相

环（PLL）的时钟发生器

引导程序：•

–ROM芯片的Bootloader（Ⅱ）从两个启动

SPI串行EEPROM，Flash或

I2C EEPROM

eMMC，SD，SDHC，UART，USB和

•包：

Pb——118端无塑料BGA（球栅

（阵列）zqw后缀）

描述

这些器件是TI C5000™定点数字信号处理器（DSP）的产品家族成员

是专为低功耗应用。

定点DSP是基于TMS320C55x DSP生成CPU处理器核心。的C55x DSP

建筑实现高性能和低功耗，通过增加并行性和功耗。

该处理器支持一个由一个程序总线组成的内部总线结构，一个32位数据读取总线，两个

16位数据总线读写数据总线，16位，和更多的公交车专用外设和DMA

活动。这些总线提供的能力，以执行多达16个四位数据读取和两个16位数据写入

在一个周期内。该器件还包括四个DMA控制器，各有4个通道，提供数据

无需处理器干预的16个独立的信道环境的运动。每个DMA控制器

每周期执行一个32位的数据传输，无论是在并行和独立的中央处理器的活动。

在C55x CPU提供两乘累加（MAC）单元，每个有17位×17位

在一个周期中的乘法和一个32位的添加。中央40位算术逻辑单元（ALU）是

通过一个额外的16位ALU支持。指令集控制下使用，ALU的提供能力

优化并行活动和功耗。这些资源管理在地址单元（非盟）

和数据单元（DU）的C55x CPU。

在C55x CPU支持可变字节宽度指令集提高代码密度。指令

单位（IU）取32位程序从内部或外部的程序存储器和队列指令

单位（浦）。PU解码指令，指挥任务的金杜资源管理

全保护管道。预测分支管道冲洗条件指令执行时避免。

GPIO功能，随着10位SAR ADC，提供足够的引脚状态，中断，和位

液晶显示器、键盘和媒体接口的I / O。串行媒体支持通过两个安全

数字（SD）外设，四间语音（I2S总线）模块，一个串行端口接口（SPI）最多

三芯片的选择，一个内部集成电路（I2C）多主机和从机接口，和一个通用的

异步接收器/发送器（UART）接口。

额外的外围设备包括：高速通用串行总线（USB 2）只有设备模式，实时

时钟（RTC），三个通用（GP）定时器和一个可配置为一个看门狗定时器，和模拟

锁相环（APLL）时钟发生器。

此外，该装置包括一个紧密耦合的FFT的硬件加速器。紧密耦合的FFT

硬件加速器支持8 - 1024点（电力2）房和复数FFT。

此外，该装置包括三个集成的LDO电源的不同部分

装置：

ana_ldo提供1.3 V至DSP锁相环（vdda_pll），SAR，和电源管理电路（vdda_ana）。

dsp_ldo提供1.3 V或1.05 V至DSP核心（CVDD），可选的软件飞只要

观察到工作频率范围。

usb_ldo提供1.3 V的USB核心数字（usb_vdd1p3）和物理层电路（usb_vdda1p3）。

这些设备是由业界屡获殊荣的eXpressDSP™支持，Code Composer Studio™

集成开发环境（IDE），DSP／BIOS™，德克萨斯仪器的算法标准，和

业界最大的第三方网络。Code Composer Studio IDE功能的代码生成工具包括

C编译器和链接器，™RTDX，xds100，XDS510™，XDS560™仿真设备驱动程序，和

评价模块。该设备还采用C55x DSP库的支持下，其功能比

50基础软件的内核（FIR滤波器、IIR滤波器，FFT，和各种数学函数）和芯片

支持库。广泛的引脚复用是用来容纳最多的外围功能的

最小可能包。引脚复用控制使用软件可编程寄存器设置。

对于引脚复用的更多信息，请参见第6.7节，复用引脚配置。

表4-6标识的外部信号名称，相关的引脚（球）随着数

机械包装标志，针型，无论引脚有任何内部上拉或下拉电阻

或总线持有人，和功能引脚描述。有关设备配置的更详细的信息，

外设选择，复用和共享引脚，和调试的考虑，见第6节，设备

配置。表4-12标识的外部信号名称，相关的引脚（球）随着数

机械包装标志，针型，无论引脚有任何内部上拉或下拉电阻

或总线持有人，和功能引脚描述。有关设备配置的更详细的信息，

外设选择，复用和共享引脚，和调试的考虑，见第6节，设备

配置。