LMH0346SQE原装现货热销/TI品牌代理/价格/图片/PDF - 新闻资讯

LMH0346SQE原装现货热销/TI品牌代理/价格/图片/PDF
发布时间：2016/10/8 10:36:18

lmh0346 HD / SD 3 Gbps的retimes•支持SDI reclocker SMPTE SMPTE 424m，292m和

串行数字视频数据的SMPTE SMPTE 259M的协调（三）串行数字视频

424m SMPTE SMPTE 259M，292m，和（C）标准的标准。lmh0346串行数据的操作.

•支持270 Mbps的，1.483 Gbps的，1.485 270 Mbps的高率，1.483 Gbps的，1.485 Gbps的，2.967

2.967 Gbps的数据速率，和2 Gbps的串行吉比特，千兆和2.97。支持的lmh0346 dvboperation

ASI在270 Mbps的操作。

•支持270 Mbps的DVB - ASI在自动传入的lmh0346 detects

•单电源3.3V的操作数据速率接收到的adjusts本身和重定时

抑制抖动的数据积累。•典型的lmh0346 370兆瓦的电力消费

recovers时钟的串行数据速率和选择

•两个差分输出，它输出的reclocked提供。蛛网膜下腔出血（SAH）的两lmh0346

•第二reclocked选择低差分串行数据输出或输出的第二输出5。

的差异，数据速率的抖动，是选定的时钟输出，低抖动时钟输出数据速率。

控制和指标是：串行时钟或第二•单晶体或外部参考27兆赫

串行数据输出速率的选择，手动选择输入时钟输入，输出的SD / HD率指标，锁定检测输出。

•手动或自动速率选择的输入数据和输出旁路自动/手动静音。在串行

•操作率指标/ HD SD输出串行数据输入，输出和输出时钟是

差分LVPECL兼容。在慢性粒细胞白血病（CML）的串行数据输出的检测指标•锁

和串行时钟输出是合适的驱动100Ω

•数据和时钟的输出静音功能是differentially端网络。在控制逻辑

●自动/手动旁路是reclocker的LVCMOS兼容的输入和输出。

•差分LVPECL兼容的串行数据是在lmh0346从3.3V供电的单电源。

输入和输出功率的消是typically 370兆瓦。

•LVCMOS控制输入和显示输出设备是可在节省空间的双

•20针或24针htssop wqfn封装封装：6.5×4.4毫米和一个20针htssop

•工业温度范围：- 40°C到85°C，甚至更多的space–efficient＋5×4毫米的24针wqfn

封装。

•lmh0046和兼容的足迹

lmh0026（htssop封装）

应用

高清晰度电视（HDTV）和标准清晰度电视（SDTV）/•3 Gbps的串行数字视频

接口：

数字视频路由器和交换机。

数字视频处理和编辑。

设备

的DVB - ASI设备。

标准和格式的视频转换器。

3 Gbps的lmh0346高清/标清SDI时钟恢复器应用于多种类型的数字视频信号处理设备。

支持串行数字视频标准的SMPTE 259M（C）、SMPTE 292M，SMPTE 424M标准相应和。

串行数据速率为270 Mbps，1.483 Gbps和1.485 Gbps，2.967 Gbps和2.97 Gbps。DVB-ASI数据270

兆也可以定时。再lmh0346的串行数据流，抑制累积抖动。它

提供两个低抖动，差分，串行数据输出。第二输出可选择输出两个串行

数据或低抖动串行数据速率时钟。控件和指标是：串行时钟或第二串行数据输出

选择，手动速率选择输入，SD卡/高清速率输出，锁定检测输出，自动/手动数据旁路和输出

静音。

串行数据输入CML和LVPECL兼容。串行数据和时钟输出差分慢性粒细胞白血病和

产生的LVPECL兼容水平。输出缓冲区的设计可以驱动交流或直流耦合，终止100Ω

微分作用。差分输出水平750 mVp磷为100Ω交流或直流耦合差分负载。逻辑

输入和输出是LVCMOS兼容。

该器件的封装是一个20引脚HTSSOP或24引脚WQFN。两个封装选项都有一个裸露的芯片连接

衬垫.暴露的模具附加垫电连接地面设备（V）和负电子

装置的终端。该终端必须连接到负电源或电路接地。

串行数据输入，串行数据和时钟输出

串行数据输入和输出

差分串行数据输入，SDI串行数字视频数据，接受在表1规定的利率。串行

数据输入差分LVPECL兼容。输入是直流接口设备如

lmh0344自适应电缆均衡器。输入不在内部终止或有偏见。输入可以是交流耦合

如果提供了一个合适的输入偏置电压。图3显示了SDI和SDI等效输入电路。

的lmh0346有两个，再定时，微分，串行数据输出，SDO和上合组织/ sdo2。这些输出提供

低抖动，微分，再定时数据设备如芯片电缆驱动器。输出/ sdo2是上合组织

复用，可以提供第二个串行数据输出或一个串行时钟输出。图4显示了

SDO，SDO的等效电路，sdo2组织，和组织sdo2。

sco_en输入控件的操作模式为上合组织/ sdo2输出。当sco_en输入高

组织sdo2输出提供串行时钟。当sco_en低，上合组织/ sdo2提供retimed串行输出

数据。

差分串行数据输出，SDO和上合组织/ sdo2，静音当输出静音输入是一个逻辑

低水平。组织sdo2也静音时，旁路模式被激活，该输出为串行操作

时钟输出（sco_en输入高）。当静音，SDO和SDO（或sdo2和sdo2）将承担相反

差分输出电平。CML串行数据输出差分LVPECL兼容。这些输出

内部50Ω拉，适合驱动交流或直流耦合，100Ω中心抽头，交流接地或100Ω

联合中心抽头，差分终止网络。

操作串行数据速率

该器件工作在270 Mbps，串行数据速率1483 Mbps，1485 Mbps，2967 Mbps，2970 Mbps。这个

设备不锁定这些费率的谐波。该设备不锁定，并自动进入

下列数据速率时钟恢复器旁路模式：143 Mbps的，177 Mbps，360 Mbps，540 Mbps。

串行数据时钟/串行数据2输出

串行数据的时钟和串行数据输出的2是由sco_en输入控制和提供第二

retimed串行数据输出或适当的串行数据速率是低抖动的差分时钟输出

处理.当作为一个串行时钟输出操作时，时钟的上升沿将被放置在

数据间隔中心的10%以内的相应的串行数据位间隔。

差分输出组织sdo2作为第二串行数据输出时的sco_en输入逻辑低

水平。此输出功能的串行时钟输出，当sco_en输入是逻辑高电平。的sco_en

输入有一个内部下拉装置和sco_en默认状态是低（串行数据输出2启用）。

组织sdo2静音当输出静音输入逻辑低电平。当旁路模式被激活时

这个输出是作为一个串行时钟输出（sco_en高），输出也将减弱。如果一个

不支持的数据速率被使用，而在自动旁路模式与这个输出作为一个串行时钟输出功能，

输出无效。串行数据速率选择器（率[1:0]）允许用户修改操作的串行数据速率。销

内部拉起伏，保持一个逻辑低输入条件，除非外部驱动到一个逻辑高状态。

此输入也可用于放置在测试模式中的设备。表1中所示的代码选择所需的

操作串行数据速率。的lmh0346然后进入或自动速率检测模式或单一的操作率。

选择270 Mbps的速率模式也可以使用，当重新计时DVB-ASI数据。DVB-ASI数据是MPEG2

编码数据是8B10B编码传输。该装置将时钟恢复数据无谐波锁定。的AutoRate

检测模式可用于任何支持的数据速率，包括ASI。SD /高清输出指示lmh0346处理SD、HD和3 Gbps的数据速率。它可能被使用

控制另一个设备如芯片电缆驱动器。当这个输出高，它表明该数据

速度是270 Mbps。当低，指示的数据率是1483，1485，2967，或2970 Mbps。的SD卡/高清输出是一个

注册函数，只有当锁相环被锁定和锁定检测输出是有效的。当锁相环是

未锁定（锁定检测输出低），SD卡/高清输出默认为高清（低）。的SD卡/高清输出

对于锁定检测断言或认定由于对SDI数据变化率在很短的时间。看到

图5的时序图之间的关系显示，SDI，锁定检测，和SD / HD。