EP1C20F400C6N原装现货热销/Altera品牌代理/价格/图片/PDF - 新闻资讯

旋风®现场可编程门阵列系列基于1.5V，

0.13μm，所有层铜SRAM工艺，密度高

20060个逻辑单元（LE）和高达288比特的内存。有了这样的功能

锁相环（PLL）时钟和一个专用的双数据速率

（DDR）接口满足DDR SDRAM和快速循环随机存储器（FCRAM）

内存要求，旋风设备是一个具有成本效益的解决方案

数据路径应用。旋风装置支持各种I / O标准，

包括在数据传输速率高达640兆比特每秒（Mbps），和LVDS

66 -和33兆赫，64 -和32位外设组件互连（经皮），

与支持的ASSP和ASIC设备。Altera还

提供了新的低成本串行配置设备配置旋风器

设备。

2910至20060 LES，见表1至1

■多达294912位（36864字节）的RAM

■支持通过低成本串行配置设备配置

■支持LVTTL、LVCMOS，SSTL公司- 2，和sstl-3 I/O标准

■支持66和33兆赫，64位和32位PCI标准

■高速（640 Mbps）的LVDS I/O支持

■低速度（311 Mbps）的LVDS I/O支持

■311 Mbps的RSDS I/O支持

■到每台设备提供两锁相环时钟乘法和相

移

■多达八个全局时钟线，时钟每六的可用资源

逻辑阵列块（实验室）行

■支持外部存储器，包括DDR SDRAM（133兆赫），

FCRAM，单数据速率（SDR）SDRAM

■支持多个知识产权（IP）的核心，包括

Altera MegaCore功能®®和Altera宏功能合作伙伴

程序（amppsm）宏功能。

垂直迁移意味着你可以将一个设计从一个设备迁移到

另一个具有相同的专用引脚的JTAG引脚和电源引脚，，，，

是的子集或超集，对于一个给定的封装在器件密度。这个

在任何包中最大的密度有最高的电源引脚数；你

必须使用一个包中最大的计划密度的布局

为迁移提供必要的电源引脚。

对于I / O引脚跨密度迁移，交叉参考可用的I / O

使用一个给定的包的所有计划密度的设备引脚超时

类型，以确定哪些I / O引脚可迁移。Quartus II®

软件可以自动交叉引用，并为您放置所有的引脚

当给定一个设备迁移列表。如果一个设备有电源或接地

引脚，但这些相同的引脚是在一个不同的设备，是在不同的设备I / O的

迁移路径，Quartus II软件保证引脚不作为

用户I/O在Quartus II软件。确保这些引脚连接

旋风®器件包含一个二维的行和列的基础

实现自定义逻辑的体系结构。列和行互连

不同的速度提供实验室和实验室之间的信号互连

嵌入式内存块。

逻辑阵列由实验室，在每个实验室有10个莱斯。

提供用户逻辑的有效实现的小逻辑单元

功能.实验室分为在设备上的行和列。

旋风装置的范围在2910到20060之间。

M4K RAM块是4K位真正的双端口内存块

内存加上奇偶校验（4608位）。这些块提供了专用的

双端口，简单双端口，或单端口存储器的高达36位宽

高达250兆赫。这些块被分组到设备的列中

在一定的实验室间。Cyclone器件提供60至288比特之间

嵌入式RAM。

每个旋风设备I/O引脚是由I/O单元（IOE）位于

在设备外围的实验行和列的端部。I / O

引脚支持各种单端和差分I / O标准，如

66和33兆赫，64位和32位PCI标准的LVDS I/O

标准高达640 Mbps。每个IOE包含一个双向I/O缓冲区

和三个寄存器的注册输入，输出和输出使能

信号.两用DQS，DQ，和DM引脚随着延迟链

（用于相一致的DDR信号）提供接口支持

外部存储设备如DDR SDRAM和FCRAM器件

高达133 MHz（266 Mbps）。

Cyclone器件提供了一个全局时钟网络和两个锁相环。这个

全局时钟网络由八个全局时钟线驱动

在整个设备。全球时钟网络可以提供

装置内的所有资源的时钟，如和，莱斯和记忆

阻碍.全局时钟线也可以用于控制信号。旋风

PLL提供了通用的时钟和时钟乘法

用于高速差分I / O的相移，以及外部输出

支持。每个实验室由10个莱斯，乐进位链，实验室控制信号，一个本地

互连，查找表（LUT）链，链连接和登记

线.本地互连在相同的两个相同的

实验室的LUT链连接传递一乐的LUT输出到

邻乐快速连续LUT连接在同一个实验室。

寄存器链连接将一个乐的寄存器的输出转移到

邻乐的登记在Quartus II编译的地方®实验室。

在实验室或相邻的实验室中的相关逻辑，允许使用本地，

LUT链，和登记的性能和面积链连接

效率。图2，2个详细的气旋实验室。