|
||||||||||||||||||||||||||||
|
| IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
| 当前位置:首页 > 新闻资讯 |
|
|
ADN4651BRWZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间:2016/7/19 10:41:48 特征 5 kV rms LVDS隔离器
符合TIA/EIA-644-A LVDS标准
多重双通道配置
高达600 Mbps的低抖动开关
4.5纳秒最大传播延迟
151 ps的最大峰值在600 Mbps的总抖动峰值
100皮秒最大脉冲偏移
600最大的一部分到部分倾斜
2.5 V或3.3 V电源
−75 dBc的电源纹波抑制和干扰免疫
±8 kV IEC 61000-4-2 ESD保护跨越隔离屏障
高共模瞬态抗扰度:> 25 kV /秒
通过B级EN55022辐射极限
600 Mbps的PRBS或300 MHz的时钟
安全和监管批准
UL(待定):5000 V RMS每UL 1577 1分钟
CSA组件验收通知5A(待定)
符合VDE证书(待定)
DIN V VDE V 0884-10(VDE V 0884-10):2006-12
viorm = 424 V峰值
故障安全输出高的开放,短,和终止输入
条件(adn4651)
工作温度范围:40−°C + 125°C
20引脚SOIC 7.8毫米漏电/间隙
应用
模拟前端(AFE)隔离
数据平面分离
隔离的高速时钟和数据链路
孤立的SPI的LVDS
一般描述
的adn4650 / adn46511
是信号隔离,低电压
差分信号(LVDS)缓冲区操作起来
600 Mbps的非常低的抖动。
该器件集成的模拟设备,公司®iCoupler技术,
增强的高速操作,提供电隔离
该TIA/EIA-644-A兼容LVDS驱动器和接收器。这
技术允许在一个LVDS信号链隔离掉。
提供多通道配置,和LVDS
在adn4651接收机包括一个故障安全机制
确保逻辑1对应LVDS驱动器输出
当输入浮动,短路,或终止,但不
驱动.
对于低抖动的高速运行,LVDS和隔离器
电路依赖于一个2.5 V电源。一个集成的芯片上的低压差
稳压器(LDO)可以提供所需的2.5 V外部
3.3伏电源。该设备完全指定在一个广泛的
工业温度范围内,可在一个20引脚,
宽体SOIC封装5 kV rms隔离。
操作理论
这是adn4650 / adn4651 TIA/EIA-644-A LVDS兼容
分离缓冲液。应用到输入的LVDS信号传输
在缓冲区的输出,和电流隔离集成
在设备的两侧。这种集成允许下降
LVDS信号链的分离。
LVDS接收器检测到通过差分电压
在LVDS输入端接电阻。一个集成的数字
隔离器在隔离屏障之间传输输入状态,
和一个LVDS驱动器输出相同的状态作为输入。
以一种积极的差分电压≥Dinx±引脚在任何100 MV,
相应的doutx +引脚电流源。这个电流
在连接的传输线和终止
在公共汽车的远端接收器,而doutx−汇回
电流。用微分负电压100 mV的≤−
任何Dinx±销,相应的doutx +引脚电流降低,与
doutx−采购现状。表13和表14显示了这些
输入/输出组合。
输出驱动电流在2.5 mA和4.5 mA之间
(通常为3.1 mA),在250 mV和450 mV之间发展
在100Ω终端电阻(RT)。接收电压
以1.2 V左右为中心,注意,因为差分电压
(VID)的极性反转,峰峰值电压摆在RT
两次微分电压幅值(| VID |)。
真值表和装置的接收器
LVDS标准,TIA/EIA-644-A,定义正常的接收机
在两个条件下的操作:输入差分电压
对≥+ 100 mV对应一个逻辑状态,和一个电压
≤−100 mV的逻辑状态。在这些阈值之间,
标准的LVDS接收器操作定义(它可以检测
无论是国家),如表13所示为adn4650。这个
adn4651采用故障安全电路保证LVDS
输出是在一个已知的状态(逻辑高)时,输入状态是
未定义的(−100 MV < VID<100毫伏),如表14所示。
这种输入状态时可出现输入浮动(无关,
没有终端电阻),当输入短路,
当没有连接到输入的驱动程序时(但
有一个终端电阻。开路,短路,和
终止/空闲总线故障保险,分别称为输出,保证
在这些条件下,由adn4651实施。
故障安全电路后,由这些输入状态触发
(−100 MV < VID<100毫伏),有一个延迟至1.2µS
在保证输出高(VOD≥250 mV)。
在这段时间内,输出可能过渡到或停留在逻辑
低的状态(VOD≤−250 mV)。
输入的差分电压,故障安全电路触发电路
对于一些纳秒100 mV和100 mV之间−+保持。
这意味着非常缓慢的上升和下降时间对输入信号,
在典型的LVDS运行(350 PS最大TR / TF),可以
潜在触发高到低交叉的故障安全电路。
在100 mV,正常运行的最低| VID的|,
上升/下降时间必须≤5 ns,避免引发不安全状态。
增加| VID | 200 mV输入相应的允许
上升/下降时间高达10纳秒,而不触发故障安全状态。
对于非常低的速度应用,慢高到低的转换
超出此限制,预计,使用外部偏置
电阻器是一种选择,引入最小| VID | 100 MV
(也就是说,失败的安全不能触发)。
|
|
||||||||