|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
TLK10031CTR原装现货热销/TI品牌代理/价格/图片/PDF 发布时间：2016/7/7 10:22:03 单通道多速率收发•支持数据重定时操作 •支持10GBASE-KR、XAUI、和1gbase-kx•两电源：1伏（核心），1.5或1.8 V
以太网标准（I / O）
•支持所有CPRI和OBSAI数据速率高达10•无电源排序要求
Gbps的传输和接收的自适应•去重
•支持多速率SERDES操作到均衡允许扩展背板/电缆
10.3125 Gbps的数据速率的高速侧达到高速和低速侧
而在低速侧•信号丢失（LOS）检测5 Gbps
•CML差分I/O在高速和低•支持10g-kr环节训练，提出误差
高速边校正，自动协商
•接口背板，被动和主动•巨型包支持
铜电缆，或SFP+光模块•IEEE 1149.1 JTAG测试接口；
•可选的参考时钟的多输出•行业标准MDIO接口控制
时钟选择
•65nm CMOS技术先进
•支持PRBS，crpat，cjpat，高/低/混合—
工业环境工作温度（40°C
频率模式，和KR伪随机85°C）模式的生成和验证，方波
功耗：800毫瓦（标称）
而在10GBASE-KR模式操作的tlk10031执行序列化的8B/10B编码
比特数据流的低速度（LS）端的数据输入。序列化的8B/10B编码数据
在高速（HS）在了64B/66B编码格式输出侧。同样，在tlk10031
执行64B/66B编码数据流反序列化的高速端的数据输入方法。
反序列化的64B/66B数据在XAUI 8b/10b格式在低速侧输出了。链接
培训是支持这种模式以及前向纠错（FEC）扩展长度
应用.
而在通用串行模式操作的执行，tlk10031 2:1和4:1的序列化
的8B/10B编码的数据流在低速度（LS）端的数据输入。序列化
8B/10B编码数据在高速（HS）侧输出了。同样，在tlk10031执行
1:2和1:4的8B/10B编码数据流反序列化的高速端的数据输入方法。
反序列化的8B/10B编码数据在低速侧输出了。根据
序列化/反序列化比，低速侧数据速率的范围可以从0.5 Gbps到5 Gbps和
高速数据速率的范围可以从1 Gbps到10 Gbps。1:1的实现模式也支持，但
限制在1到5 Gbps的速率10Gbps。
的tlk10031还支持1g-kx（1.25 Gbps）模式与PC（CTC）的能力。这种模式可以
通过软件配置或通过自动协商功能启用。如果使用软件配置，数据传输速率高达
3.125 Gbps的支持。
的tlk10031内置交叉点开关，允许冗余输出容易重新路由
数据。每个输出端口（无论是高速或低速）可以配置为输出任何来自任何数据
该设备的输入端口。该开关可以启动通过无论是硬件引脚或通过
软件控制，并且可以配置为立即发生或结束后的当前数据包。
这允许在没有数据包损坏的数据源之间切换。
低速和高速侧数据输入和输出是差分电流模式逻辑（慢性粒细胞白血病）
具有集成终端电阻的类型。
的tlk10031提供灵活的时钟方案支持各种操作。他们包括支持
时钟从高速侧恢复外部时钟抖动清洗。该设备也
可进行时钟误差补偿（CTC）在10GBASE-KR和1gbase-kx模式，
允许异步时钟。
的tlk10031提供自检系统低速和高速侧环回模式
诊断的目的。
的tlk10031内置图形发生器和检验的帮助系统测试。设备支持
各种伪随机序列的生成和验证，高/低/混合频率，crpat长/短，cjpat，
和KR伪随机测试模式和方波的产生。支持的模式的类型
低速和高速侧都依赖于所选择的操作模式。
的tlk10031具有信号综合损失（LOS）在高转速和低检测功能
速度方面。洛杉矶是断言在输入差分电压摆幅小于洛杉矶的条件
断言阈值。
该tlk10031低速侧是理想的有FPGA、ASIC、MAC接口或网络
可处理低速率串行数据流的处理器。高速侧是理想的接口
远程系统通过光纤、电缆或背板接口。设备支持
与SFP和SFP+光模块的操作，以及10GBASE-KR背板系统兼容。
tlk10031装置的各种接口，如图7-1所示。一个简化的框图
发送和接收数据路径图7-2所示。这种低功耗收发器由两个
串行器/解串器（SerDes）块，一个在低速侧，在高速的另一边。
核心逻辑块位于两SerDes块之间进行的所有逻辑功能包括
信道同步，线对齐，8B/10B和64B/66B编码/解码，以及测试模式
生成和验证。
的tlk10031提供管理数据输入/输出（MDIO条款22 / 45）接口以及一个
设备配置、控制JTAG接口，监控。tlk10031引脚的详细描述
在第4节提供的功能。
|
|
||||||||