EPC1441LC20N原装现货热销/Altera品牌代理/价格/图片/PDF - 新闻资讯

5.0 - V和3.3V的在系统可编程（ISP）通过内置的IEEE Std.

1149.1 JTAG接口

■内置JTAG边界扫描测试（BST）电路符合IEEE 1149.1标准

■支持通过串行矢量格式文件的程序（。SVF），果酱标准

测试和编程语言（STAPL）格式文件（。果酱，果酱的字节码文件）

（。JBC），和Quartus IIMAX+PLUS II软件使用USB Blaster，

爆破小子，ByteBlaster II，ethernetblaster，或byteblastermv下载

电缆

■支持通过编程的程序员的目标文件（。POF）为EPC1和

EPC1441设备

■ninit_conf引脚允许init_conf JTAG指令开始FPGA配置

功能描述

与基于SRAM的器件，配置数据必须加载每次设备

的力量，系统初始化，或者当新的配置数据是必要的。Altera公司

配置设备存储配置数据的基于SRAM的ACEX 1K，APEX 20K，

尖，Arria GX，旋风，旋风II、FLEX 10K，Flex 6000，汞，Stratix，

Stratix GX，Stratix II，和Stratix II GX器件。

表2列出了支持的配置的设备需要配置ACEX 1K，

APEX 20K，先端20kc，先端尖，20ke，旋风，旋风II、FLEX 10K，

Flex 10ke 10kA，Flex，Flex 6000 /个，Flex 8000a，汞，Stratix，Stratix GX，或

Stratix II器件。

epc2 & the epc1，epc1441设备商店，在其erasable configuration日期

可编程只读存储器（EPROM）阵列和使用serially超时时钟日期

安的内部振荡器。the OE，NCS和时钟供电，控制信号引脚for the

地址计数器和数据输出三态缓冲。在the device configuration末

串行位流数据到数据引脚（configuration of which is to the data0，routed

of the FPGA的输入。

configuration for the控制信号OE和设备，网络接口，时钟，directly with

the FPGA配置控制信号，nstatus，_ done，和时钟。在Altera FPGA can be

configured device configuration模式在没有外部requiring安智能

控制器。的EPC2设备允许您配置的FPGA开始使用一个额外的

销，ninit_conf。的EPC2器件ninit_conf引脚可以连接到

nCONFIG引脚的FPGA，使init_conf JTAG指令开始

FPGA配置。的init_conf JTAG指令使EPC2装置驱动

的ninit_conf脚低，从而拉低nCONFIG引脚。拉NCONFIG

脚低在FPGA将复位装置。当JTAG状态机退出这

国家的ninit_conf引脚被释放并拉高由内部电阻1kΩ

这反过来将nCONFIG引脚高开始配置。如果你不使用

ninit_conf引脚，断开ninit_conf销，拉FPGA的nCONFIG引脚

VCC直接或通过一个电阻。

的EPC2装置的OE和NCS引脚内部有可编程的上拉电阻器。如果

你使用内部上拉电阻，不使用外部上拉电阻的引脚。

内部上拉电阻设置在Quartus II软件的默认。关掉

内部上拉电阻，检查禁用NCS和OE的引体向上

当您生成编程文件时配置设备选项。

配置设备的OE和NCS引脚控制数据的三态缓冲器

输出引脚，使地址计数器和振荡器。当OE引脚驱动

低，配置设备重置地址计数器和三州的数据引脚。这个

NCS引脚配置数据输出控制装置。如果NCS引脚保持高

光电复位脉冲后，计数器是残疾人和数据输出引脚为三态。如果

NCS的OE引脚驱动为低电平复位脉冲后，计数器和数据输出引脚

启用。当OE为低时，地址计数器复位，数据

输出引脚为三态，无论NCS的引脚的状态。

如果FPGA的配置数据超过单个EPC1、EPC2的能力

配置设备，可以级联多EPC1、EPC2器件。如果

多EPC1、EPC2的设备需要的ncasc和NCS引脚提供

配置设备之间的握手。

1、epc1064 EPC1441 / epc1064v设备可以级联。

当配置ACEX 1K，APEX 20K，先端2 Arria GX，旋风，旋风II，

FLEX 10K，汞，Stratix，Stratix GX，Stratix II，和Stratix II GX器件

级联EPC1、EPC2器件的EPC1或EPC2器件在链中的位置

确定其运作模式。链中的第一个配置设备是

主，而随后的配置设备是奴隶。的ninit_conf销

EPC2主设备可以连接到FPGA的nCONFIG引脚，允许

的init_conf JTAG指令开始FPGA配置。的网络销

主配置的设备连接到FPGA的conf_done引脚，而其

nCASC脚连接到下一个奴隶配置设备在网络销

链。附加EPC1或EPC2器件可以链接在一起的连接

nCASC脚到链中的下一个EPC1或EPC2从属设备网络销。最后

设备的网络控制系统的输入来自以前的设备，而其nCASC脚悬空。

所有其他配置引脚，DCLK，数据，和OE，连接在每个装置

链。