|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
MCF5272VM66原装现货热销/NXP品牌代理/价格/图片/PDF 发布时间：2016/5/10 14:05:59 本章对MCF5272微处理器功能的概述，主要包括 功能性成分。
1.1 MCF5272的关键特征
MCF5272的框图如图1-1所示。主要特点如下：
•静态版本2 ColdFire可变长度的RISC处理器
•32位地址和数据路径片
•66兆赫处理器核心和总线频率
•十六通用32位数据和地址寄存器
数字信号处理器和快速乘法运算的乘法累加单元
在芯片记忆
- 4字节的SRAM在CPU内部总线
16字节的ROM，CPU内部总线
- 1-kbyte指令高速缓存
•电源管理
•完全静态的操作处理器的睡眠和整个芯片停止模式
•非常快速的响应中断从低功耗睡眠模式（唤醒功能）
•在不使用时，时钟启用/禁用为每个外设
•软件控制的禁用外部时钟输入的几乎为零功耗
（低功耗停止模式）
•两通用异步/同步接收发送器（UART）
•全双工操作
基于mc68681双UART（DUART）编程模型
•灵活的波特速率发生器
调制解调器控制信号（CTS和RTS）
处理器中断和唤醒功能
增强的TX，RX FIFO，每个24字节
以太网模块
10 BaseT能力，半或全双工
100 BaseT能力，半双工，全双工（MCF5272）有限的吞吐量
在芯片的发送和接收FIFO
•片外灵活缓冲描述符环
媒体独立接口（MII）
•通用串行总线（USB）模块
12 Mbps（全速）
-完全兼容USB 1.1规格
八端点（控制、批量、中断接收，同步）
-端点FIFO
•可选择的片上模拟接口
外部存储器接口
外无胶8，16，和32位SRAM、ROM接口总线
SDRAM控制器支持16–256兆位设备
外部总线的可配置为16位或32位宽度的SDRAM
-无缝接口，SRAM器件有无字节选通输入
•可编程等待状态发生器
•队列串行外设接口（QSPI）
•全双工，三线同步传输
多达四个芯片选择可用
主机操作
•可编程主位率
•16预先转移
•定时器模块
- 4 x 16位通用多模定时器
输入捕获和输出引脚的定时器1和2
–可编程分频器
•15纳秒的分辨率在66兆赫的时钟频率
•软件看门狗定时器
•软件看门狗可以在复位前产生中断
每个计时器的处理器中断
（脉宽调制）单元
•三个相同的通道
独立预分频点
周期/职责范围变量
系统集成模块（模拟）
•系统配置，包括内部和外部地址映射
硬件看门狗的系统保护
•多功能可编程芯片选择等待状态生成逻辑信号
•多达16个三位并行输入/输出端口
-锁存中断输入可编程优先级和边沿触发
•可编程中断向量的片上外设
•物理层接口控制器（PLIC）
-允许连接使用通用电路接口（GCI）或芯片间数字链路（IDL）物理
对于2B+D数据层协议
•三物理接口
四时分多路复用（TDM）端口
•IEEE 1149.1边界扫描测试访问端口（JTAG）板级测试
工作电压：3.3伏0.3伏
工作温度：0 - 70°C
•工作频率：DC至66 MHz，从外部CMOS振荡器
•紧凑的超低剖面196球塑料球栅阵列封装（PGBA）
1.2服务器架构
本节简要介绍了MCF5272核心、SIM、UART和定时器模块和测试访问端口。
1.2.1版本2 ColdFire核心
基于RISC技术的可变长度的概念，可以结合的简单的
传统的32位RISC架构以节省内存，可变长度指令集。主
该MCF5272核心特点如下：
•32位地址总线直接涉及多达4 GB的地址空间
32位数据总线
•可变长度指令
高级语言结构的优化指令集
十六通用32位数据和地址寄存器
为数字信号处理器应用程序
系统保护的主管/用户模式
向量基寄存器迁移异常向量表
专用集成存储器的接口信号
全调试支持
2版的ColdFire核心有一个32位地址总线和一个32位的数据总线。地址总线允许直接
多达4个字节寻址。它支持不对齐的数据访问和多总线仲裁单元
总线控制。
2版本可以支持加强68000指令集的子集。苹果提供新的
针对DSP应用说明书；否则，2版本的用户代码运行不变ColdFire 68020，
68030，68040，和68060个处理器。被删除的指令包括BCD，位域，逻辑旋转，
减量和分支，整数除法，整数乘法，64位结果。另外，四间接
解决模式已被淘汰。
ColdFire 2核心集成了一个完整的调试模块提供实时跟踪、背景
调试模式，并实时调试支持。
1.2.2系统集成模块（SIM）
MCF5272的SIM卡提供的ColdFire 2建筑外部总线接口。它也消除了
大多数或所有的胶水逻辑，通常支持微处理器及其接口与外设
存储系统。模拟电路提供可编程电路来执行地址解码和芯片
选择，等待状态插入，中断处理，时钟生成，离散输入/输出，以及电源管理
特征。
1.2.2.1外部总线接口
外部总线接口（EBI）处理的内部核心和内存之间的信息传递，
外部地址空间中的外围设备或其它处理单元。
1.2.2.2芯片选择和等待状态的产生
可编程芯片选择输出提供的信号，使外部存储器和外围电路，
提供全握手和定时信号自动插入等待状态和数据总线。
基本内存地址和块大小是可编程的，有一些限制。例如，开始
地址必须是一个多个块大小的边界。每个芯片的选择是通用的；
然而，任何一个芯片选择可以编程，以提供读写使能信号合适
使用最流行的静态存储器和外设。数据总线宽度（8位，16位或32位）是
可编程的所有芯片上的选择，并进一步解码可用于保护从用户模式访问
或只读访问。
1.2.2.3系统配置和保护
该模拟提供的配置寄存器，让一般系统的功能，以控制和
监测。例如，所有的片上寄存器可以通过编程模块库来重新安置
地址，电源管理模式可以选择，和最近的复位或BERR源
可以检查。硬件看门狗功能可以启用或禁用，以及总线超时时间
可以编程。
还提供了一个软件看门狗定时器系统保护。如果编程，定时器会导致重置
以MCF5272如果不是由软件定时刷新。
|
|
||||||||