EPM240T100I5N原装现货热销/Altera品牌代理/价格/图片/PDF - 新闻资讯

参考每一章的具体修订历史。有关当信息

每章被更新，参考章修订日期部分，出现

在完整的手册中。

即时在MAX II CPLD®家庭，非易失性是基于0.18µM，

6-layer-metal-flash过程，密度从240到2210的逻辑单元（LE）（128

2210等效宏单元）和8千位的非易失性存储。MAX II器件

提供高I/O数，快速的性能，可靠的拟合与其他CPLD

架构。具有multivolt核心，用户闪存（UFM）块，和

增强的在系统可编程（ISP），MAX II器件的设计，以减少

成本和功率，同时提供可编程的解决方案，如总线应用

桥接、I/O扩展、上电复位（POR）和顺序控制，及装置

配置控制。

特征

MAX II CPLD具有以下特点：

■低成本、低功耗CPLD

■即时的、非易失性建筑

■待机电流低至25µ一

■提供快速传播延迟和时钟输出时间

■提供四个全局时钟两钟可每个逻辑阵列块（实验室）

■UFM块达8千位的非易失性存储器

■multivolt核心使能外部电源电压的装置

3.3伏/ 2.5伏或1.8伏

■MultiVolt输入/输出接口支持3.3V、1.8V和1.5V，2.5 V，逻辑层次

■总线友好的建筑包括可编程转换率，驱动强度，

巴士举行，和可编程的上拉电阻

■施密特触发器使噪声容限输入（可编程每针）

■I/O完全符合外围组件互连特殊

利益集团（PCI SIG）PCI局部总线规范，修订2.2为3.3V

66兆赫运行

■支持热插拔

■内置的联合测试行动小组（JTAG）边界扫描测试（BST）电路

符合IEEE标准1149.1-1990

■ISP电路符合IEEE 1532标准

MAX II器件在空间节省FineLine BGA可用，微FineLine BGA，

薄四方扁平封装（TQFP）包（参见表3和表1的1––4）。MAX II

设备支持在同一个包内的垂直迁移（例如，您可以

EPM570，EPM1270之间迁移，并在256针epm2210设备

FineLine BGA封装）。垂直迁移意味着可以迁移到设备

其专用引脚和引脚的JTAG是相同的电源引脚的子集或

对于一个给定的封装在器件密度的超集。最大密度在任何

包中有最高的电源引脚，必须为最大的

计划在包中的密度，提供必要的电源引脚的迁移。对于

输入/输出引脚跨密度，交叉参考可用的输入/输出引脚使用

一个给定的包类型的所有计划的密度的设备引脚超时识别

输入输出引脚可迁移。Quartus II软件可以自动®交叉引用

当给定设备迁移列表时，将所有的针位放置在。

本章介绍了最大Ⅱ设备的架构，并包含

以下部分：

■“功能描述”2页–1

■”逻辑阵列块2页上的“–4

■”逻辑元件2页上的“–6

■“多通道互连2页上的“–12

■“全球信号”2页–16

■”用户闪存块2页上的“–18

■”multivolt核心2页上的“–22

■“I/O结构2页上的“–23

功能描述

最大®II器件包含一个二维的行和列的基础架构

实现自定义逻辑。行和列互连提供信号互连

之间的逻辑阵列块（实验室）。

逻辑阵列由实验室，在每个实验室中的逻辑元件（莱斯）10个是一个

逻辑的小单位，提供高效的用户逻辑功能的实现。实验室

被分为行和列的设备。多轨互连

提供实验室间的快速颗粒定时延迟。莱斯之间的快速路由

为逻辑与全局路由的添加量提供最小的时间延迟

互连结构。

MAX II器件的I / O引脚输入的I / O元素（IOE）位于实验室的两端

设备周边的行和列。每个IOE包含

双向输入/输出缓冲区，有几个高级功能。的I / O引脚支持施密特

触发输入和各种单端标准，如66兆赫，32位的介入，和

LVTTL。

最大Ⅱ设备提供一个全球时钟网络。全球时钟网络由

四个全球的时钟线，在整个设备，提供所有的时钟

设备内的资源。全球的时钟线也可用于控制信号

如清晰，预先设定，或输出使能。