EPM7256AETC144-7N原装现货热销/Altera品牌代理/价格/图片/PDF - 新闻资讯

4.5-ns引脚到引脚的逻辑延迟计数器频率高达

227.3兆赫

■multivolttm I/O接口使设备的核心运行在3.3 V，而

的I / O引脚兼容5.0 - V，3.3 V和2.5 V的逻辑电平

■引脚数从44到256的各种薄型四方扁平封装

（TQFP），塑料四方扁平封装（PQFP），球栅阵列（BGA），节省空间

科菱bgatm，塑性J形引线芯片载体（PLCC）

包

■支持最大7000ae设备热插拔

■可编程互连阵列（PIA）连续路由结构

对于快速，可预测的性能

■PCI兼容

■总线友好的架构，包括可编程的摆率控制

■开漏输出选项

■可编程宏单元寄存器与个人明确，预设，

时钟，时钟使能控制

■可编程电源状态寄存器中的宏

最大7000ae设备

■可编程省电模式50%或更大的权力

每个宏单元还原

■配置扩展乘积项分配，允许了

32个宏单元产品条款

■可编程安全点的专有设计保护

■6至10针或逻辑驱动输出使能信号

■两全局时钟信号与可选的反演

■增强改进路由互连资源

■快速输入设置时间由一个专用的路径从I/O引脚

宏单元寄存器

■可编程输出摆率控制

■可编程的接地引脚

软件设计支持和自动所提供的位置和路线

基于Windows的PC和太阳Altera公司的开发系统

SPARC工作站，HP 9000系列700 / 800工作站

■额外的设计输入和仿真研究提供的支持

2 0 0 3 0 0的网表文件，参数模块库（LPM），

Verilog HDL，VHDL，和其他流行的EDA工具接口

厂商如Cadence，Mentor Graphics的典范逻辑，

OrCAD，Synopsys，Synplicity、和程序

以Altera公司的主程序单元■编程支持

（MPU）、MasterBlasterTM串行/通用串行总线（USB）

通信电缆，ByteBlasterMVTM并口下载

电缆和BitBlasterTM串口下载线，以及

从第三方制造商和任何

jamtm STAPL文件（。果酱），果酱的字节码文件（。JBC），或串行矢量

格式文件（。SVF）电路测试器

一般

描述

最大7000A（包括最大7000ae）器件的高密度、高性能

基于Altera公司的第二代最大的设备

建筑。先进的CMOS技术制造，该eeprombased

最大7000A器件采用3.3 V电源电压

提供600至10000可用门，ISP，引脚到引脚的延迟为4.5纳秒的速度，

和计数器的速度高达227.3兆赫。最大7000A器件在- 4 - 5，

- 6，- 7，和一些- 10的速度等级是兼容的时间

33兆赫特殊利益集团（经皮冠状动脉介入治疗术的操作要求

SIG）PCI局部总线规范，修订2.2。见表2。

最大7000A架构支持100%晶体管-晶体管逻辑

（TTL）SSI、MSI仿真和高密度集成，和LSI逻辑

功能。它很容易集成包括朋友，女孩多个设备，和

22v10s设备。最大7000A器件在很宽的范围内可

包，包括PLCC，BGA，FineLine BGA，超FineLine BGA，

PQFP，和TQFP封装。见表3和表4。

最大7000A设备使用的CMOS EEPROM单元实现逻辑

功能。用户可配置的最大7000A架构容纳

各种独立的组合和时序逻辑函数。

该设备可以被编程为高效快速迭代

在设计开发和调试周期，并可编程

抹去了100次。

最大7000A器件包含32到512个宏单元相结合

到16个宏单元组，所谓逻辑阵列块（实验室）。每个

宏有一个programmable-AND/fixed-OR阵列和一个可配置的

独立可编程时钟，时钟使能，清晰，和

预置功能。要建立复杂的逻辑功能，每个宏单元可以

辅以共享扩展产品条款和高速

并行扩展产品的条款，提供多达32个产品条款

每个宏单元。

最大7000A器件提供可编程的速度/功率优化。

一种高速/全功率的设计，速度的关键部分可以运行，

当剩下的部分以降低速度/低功耗运行时。这

速度/功率优化功能，使设计人员可以配置一个

或多个宏单元运行在50%或更低的功耗而只增加了

额定延时。最大7000A器件还提供一个选项，

减少输出缓冲器的压摆率，最大限度地减少噪声瞬变

当非速度的关键信号切换。所有的输出驱动程序

最大7000A器件可以设置为2.5 V或3.3 V，和所有的输入引脚

2.5 V，3.3 V和5.0 - V的宽容，允许最大7000A器件应用

在混合电压系统。

最大7000A器件支持Altera开发系统，

这是集成的封装，提供示意图，包括文本

VHDL，Verilog HDL语言，和Altera硬件描述语言

（AHDL）和波形设计输入、编译、逻辑综合，

仿真和时序分析，以及设备编程。软件

提供0和3 0 0个2 0 LPM，VHDL，Verilog HDL，等

其他设计输入和仿真支持接口

工业标准PC和UNIX工作站的EDA工具。这个

软件运行在基于Windows的个人电脑，以及Sun SPARC工作站，和

惠普公司9000系列700 / 800工作站。