|
||||||||||||||||||||||||||||
|
| IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
| 当前位置:首页 > 新闻资讯 |
|
|
OMAPL138EZWTD4原装现货热销/TI品牌代理/价格/图片/PDF 发布时间:2016/4/26 9:45:57 特点1 •双核SoC•支持32位整数,SP(IEEE单
精度/ 32位)和DP(IEEE双–375 - 456 MHz的ARM926EJ-S™RISC微处理器
精度/ 64位)浮点
–375和456 MHz c674x固定和浮点
VLIW DSP•最多支持四个SP增加每个时钟,
四DP增加每两钟
•ARM926EJ-S核心
支持最多为2个浮动点(SP或
–32位和16位(拇指®
)说明DP)近似倒数(rcpxp)和
数字信号处理器指令扩展平方根倒数逼近
–单周期MAC(rsqrxp)每个周期的操作
–臂jazelle®技术–两乘功能单元:
–嵌入式ice-rt™实时调试•混合精度IEEE浮点乘法
•ARM9™内存架构支持多达:
–16KB指令缓存–2 SP SP→SP每时钟
–16KB数据缓存–2 SP SP→DP每两钟
–8KB的RAM(向量表)–2 SP DP→DP每三钟
–64KB的ROM–→DP DP DP×2每四钟
•c674x指令集的特点•定点乘法支持两32 x 32—
–超集的C67x +和C64x+ ISAS位乘以16,四×16位的乘法,或
–八8×8位乘以每时钟周期,3648 MIPS和2746 MFLOPS
和复杂倍数-字节可寻址(8 -,16 -,32 -,和64位数据)
指令包装减少码尺寸
所有的指令有条件的,位域提取,集合,清除
模环操作–归一化,饱和–硬件支持,点计数
保护模式操作,紧凑的16位指令
–例外支持错误检测和•c674x两级高速缓存体系结构
程序重定向
–32KB的内存/缓存授权程序
•软件支持
–32KB的L1数据缓存数据内存/缓存
–TI DSP BIOS™–256KB的L2统一映射内存/缓存
芯片支持库和数字信号处理库
–灵活内存/缓存分区(L1和L2)
•128KB内存共享内存
增强直接存储器存取控制器3
•1.8V和3.3V的LVCMOS I/O(除USB(EDMA3):
DDR2接口)
2通道控制器
外部存储器接口:
3传输控制器
–EMIFA
–64个独立的DMA通道
•也没有(8 -或16位宽数据)
–16快速DMA通道
•NAND(8或16位数据)
可编程转换的大小
•16位地址空间和128MB SDRAM
•tms320c674x浮点DSP处理器的核心
–DDR2 /移动一个DDR内存控制器
–负载存储架构具有以下不结盟:支持
•16位DDR2 SDRAM和256MB的地址
(64个通用寄存器(32位)空间
六–ALU(32位和40位)的功能单元
16点•MDDR SDRAM与256地址–兼容IEEE 802.3标准
空间–媒质独立接口
•三配置16550型UART模块:–简化媒体独立接口
–调制解调器控制信号–管理数据I / O(MDIO)模块
–16字节FIFO•视频接口(vpif):
–16x或13X采样选项–两位SD(BT.656)、单16位或单
•液晶控制器(8 -,10 -,和12位)视频捕获
•两个串行外围接口(SPI接口)每通道
多芯片选择–两位SD(BT.656)、单16位视频
•两多媒体卡(MMC)/安全数字(SD)显示通道
卡的接口与安全数据I / O(SDIO)•通用并行端口(UPP):
接口–高速并行接口的FPGA,
双主、从机间集成电路数据转换器
(我
2C总线™)两通道–数据宽度为8 - 16位
•一主机接口(HPI)与16位的包容
混合地址和高带宽–单数据速率或双数据率传输数据总线
可编程的实时单元子系统-支持多个接口,
(这里)启用,等待控制
–两个独立的可编程实时单元•串行ATA(SATA)控制器:
(PRU)核心–支持SATA I(1.5 Gbps)和SATA II
•32位存储的RISC架构(3 Gbps)
•4KB的指令RAM每核心–支持所有SATA电源管理
512字节的数据内存,每核心功能
•普鲁斯可以禁用通过软件–硬件辅助的原生命令队列
节省电力(NCQ)多达32项
•登记30每个保诚出口从–支持端口倍增器和基于命令
除了正常的R31交换子系统
该公司的核心输出。•实时时钟(RTC)32 kHz振荡器
标准电源管理机构独立电源轨
时钟门控64个三位通用定时器(每个
可配置为两个32位定时器)•整个子系统一个PSC时钟下
选通域的一个64位通用或看门狗定时器
专用中断控制器(可配置为32位通用
专用开关中央资源
•两增强高分辨率脉冲宽度•USB 1.1控制器(主机)集成PHY(USB1)调制器(ehrpwms):
•USB 2 OTG接口集成PHY(USB0)
专用的16位定时计数器
–USB 2高和全速客户周期和频率控制
–USB 2高、全、低速主机
6单刃输出,6双边对称
:终点0(控制)输出,或3个双边不对称输出
–终点控制、批量、1、2、3、4(中断,或–死区的产生
ISOC)RX和TX
高频载波斩波斩波
•一多路音频串口(McASP):
旅行区输入
双时钟区和16个串行数据引脚
•三32位增强型捕捉(ECAP)模块:
–支持TDM,I2S,和类似的格式
可配置为3个捕获输入或3个辅助
–DIT能够输出脉冲宽度调制器(批发市场)
–FIFO缓冲区发送和接收多达四个事件的时间–单镜头捕捉—
•两多路缓冲串口(McBSPs):邮票
–支持TDM,I2S,和类似的格式•包:
–AC97音频编解码器的接口–361球无铅塑料球栅阵列(PBGA)
–电信接口(ST总线,H100)[郑商所后缀],0.65-mm球距
–128通道TDM–361球无铅PBGA [ ZWT后缀],
–FIFO缓冲区发送和接收0.80-mm球距
•10 / 100 Mbps以太网MAC(EMAC):•商业,扩展,或工业温度
描述
OMAP-L138 C6000的DSP+ARM处理器是处理器的低功耗应用的基于
c674x ARM926EJ-S和DSP核心。这提供了显着的功率较低,比其他的处理器
成员的tms320c6000™of DSP平台。
在设备,使原始设备制造商(OEM)和原始设计制造商(ODM)
快带到市场和稳健的设备操作系统,丰富的用户界面和高效的处理器
性能的极大的灵活性,通过完全集成,混合处理器的解决方案。
的双核心架构的DSP器件提供的好处和精简指令集两个
计算机技术(RISC),结合高性能的DSP内核和一tms320c674x
ARM926EJ-S内核。
是一家以ARM926EJ-S内核的32位RISC处理器,执行32位或16位指令和
工艺的32位,16位或8位数据。使用操作系统的核心技术,所有的处理器及配件
内存系统可以连续运行。
在ARM9核心处理器有15(CP15),保护模块、程序存储器、数据和
管理单元(存储器管理单元)与查表后援缓冲器。在ARM9核心有16 KB的指令.
和16 KB的数据缓存。都是4路联合。虚拟虚拟索引标签(vivt)。在ARM9核心
蛛网膜下腔出血(SAH)(8KB的RAM,ROM和矢量表(64KB)。
该器件利用DSP芯片为核心的二级缓存为基础的架构。1级高速缓存的程序(32)是一l1p)
直接mapped KB的缓存,缓存和一级数据(L1D)是32 KB的2路组相联高速缓存,。。。。。。。The
二级高速缓存(学会享受游戏程序由256 KB的存储空间是共享之间的程序和
数据空间。configured L2存储器可以存储的mapped,缓存,或组合的两个。
虽然DSP的L2是由ARM9和其他主机访问,在系统中增加一个非常好的大学。
共享内存是RAM是可利用的其他主机的DSP性能没有影响。
的安全功能的设备的安全启动,TI Basic让用户专有的知识产权保护
防止来自外部的实体和用户提出的修正算法。通过从hardwarebased起动
“根之信托”,以确保安全启动流程的代码执行是已知的良好开端。by
默认是一个JTAG端口,以防止锁定下来,emulation和JTAG调试端口的攻击;然而,
可以启用的安全启动过程中,在应用程序开发过程。在启动模块是
在外部非易失性存储器加密的看护,如闪存或EEPROM和一decrypted和
认证的安全启动过程中加载时。decryption加密和保护我们的用户的IP和
他们securely设置系统和设备操作开始与已知的、受信任的代码。
无论是基本的安全启动或使用SHA-1和SHA-256,AES 128是引导图像验证。基本安全
开机启动时也使用AES - 128的图像加密。在employs多层加密安全启动流程
这不仅保护方案可提供在启动过程的启动和升级的能力securely
应用程序软件代码。128位密钥的设备特定的,已知的设备和生成的。
利用NIST认证的随机数发生器800 - 22,是用来保护用户的加密密钥。当
一个更新是必要的,客户使用新的加密键创建一个加密的图像。then the
装置获得的图像可以通过外部接口,如以太网,和覆盖现有的
代码。更多的细节在你的支持的安全功能和安全启动的基本参考,
tms320c674x OMAP处理器的安全l1x / -用户指南(sprugq9)。
|
|
||||||||