LC4256V-5TN100C原装现货热销/Lattice品牌代理/价格/图片/PDF - 新闻资讯

景区简介

高性能的ispMACH 4000ze家人从格提供了超低功耗CPLD解决方案。新的家庭

基于格的ispMACH 4000建筑行业领先。保留最好的前代，

4000ze ispMACH建筑围绕重大创新的高性能与低功耗的结合

在一个灵活的CPLD系列。例如，家庭的新的电源保护功能，最大限度地减少动态功耗

防止内部逻辑切换由于不必要的I/O引脚的活动。

4000ze ispMACH结合高速度、低功耗和易于设计所需的灵活性。其

强大的全局路由池和输出路由池，这个家庭提供了第一次的第一次合适，时间的可预测性，

路由，引脚输出保留和密度偏移。

4000ze ispMACH家庭提供密度范围从32到256分。有多个density-i / O

薄四方扁平封装（TQFP）组合，芯片级BGA（csbga），和超芯片级BGA（ucbga）包

从32到144针/球。表1显示了宏、封装和I/O选项，以及其他关键

参数。

一个用户可编程的内部振荡器和一个定时器被包括在设备的任务，如发光二极管控制，键盘

扫描仪和类似的客房类型状态机。此功能可选择禁用以节省功率。

4000ze ispMACH家庭增强了系统集成能力。它支持1.8V电源电压

3.3V，2.5V，1.8V电压1.5V接口。此外，输入可以驱动高达5.5V时I/O银行

配置为3.3V 5V操作，使这个家庭。4000ze ispMACH还提供了增强的I / O

等功能的摆率控制，PCI总线的兼容性，门将锁上拉电阻，下拉电阻，

开漏输出和热插拔。上拉、下拉和总线的特点是可控的门将在“每针”

依据。4000ze ispMACH家庭成员是1.8V的在系统可编程通过IEEE标准1532

接口。IEEE 1149.1边界扫描测试的能力也让产品测试的自动化测试

设备。1532接口信号TCK、TMS、TDI和TDO被引用到VCC（逻辑核心）。

概述

4000ze ispMACH设备包括多个36输入，16个宏单元的通用逻辑块（导轨）互联

通过全球路由池（玻璃钢）。输出路由池（团队）连接GLBs I/O块（IOBs），

其中包含多个输入/输出单元。这一体系结构如图1所示。

在4000ze ispMACH I / O分成两银行。每家银行都有一个单独的电源供应器。输入可以

支持各种标准独立的芯片或银行电源。输出支持标准兼容

与电源供应给银行。支持多种标准帮助设计师实现

混合电压环境的设计。此外，5V的输入在一个连接的I / O银行规定

一个压的3.0V至3.6V的LVCMOS 3.3、LVTTL和PCI接口。

建筑

有一个在4032ze ispMACH两导轨，提高到16，在4256ze ispMACH导轨。每个球蛋白

有36个输入。所有球蛋白输入来自玻璃钢和球蛋白所有输出被带回的GRP

被连接到任何设备上的其他球蛋白输入。即使反馈信号返回到相同的球蛋白，他们

还必须通过GRP。这种机制可确保GLBs沟通彼此一致

和可预测的延迟。从球蛋白的产出也送到ORP。ORP然后发送到相关

输入/输出单元中的/输出块。

通用逻辑块

4000ze ispMACH球蛋白包含一个可编程阵列逻辑分配器，16个宏单元，和一个球蛋白时钟

发电机。宏单元是从产品方面，通过逻辑分配器和I / O引脚的解耦，解耦

从宏单元通过氧化还原电位。图2说明了球蛋白。

和阵列

可编程和阵列由36个输入和83个输出产品条款。从玻璃钢36输入

用于在阵列中形成72行（真和补充的输入）。数组中的每一行可以连接

到任何83个输出产品通过有线和。每一个逻辑产品的80个术语的逻辑

用剩下的三控制产品方面给共享时钟分配器PT，PT的初始化和共享

共享PT OE。共享的铂时钟和共享的铂的初始化信号可以在被选择之前被反转

美联储的宏单元。

每一组的五个产品条款80逻辑产品方面形成一个产品集群从PT0。

在每一个产品的GLB宏词簇。图3是一个图形表示的和

阵列。增强逻辑分配器

在逻辑分配器，产品条款分配给宏单元产品集群。每个乘积项

集群是与一个宏单元。为4000ze家庭ispMACH簇大小是4 + 1（总5）产品

条款。该软件自动考虑的可用性和分布的产品长期集群，因为它适合

在球蛋白的功能。分配器的逻辑设计提供双速路径：20-pt锁定的路径和速度

多达80 PT轨迹。这2条路径的可用性，使设计人员可以增加性能的时间变异性。

增强逻辑分配器的ispMACH 4000ze家庭分块：

•产品长期分配器

•集群分配器

宽转向逻辑

图4显示了一个逻辑宏单元块分配器。有在GLB 16片。