LC4128V-75TN100C原装现货热销/Lattice品牌代理/价格/图片/PDF - 新闻资讯

LC4128V-75TN100C原装现货热销/Lattice品牌代理/价格/图片/PDF
发布时间：2016/4/21 13:44:37

特征

高性能

•Fmax =最大工作频率为400MHz

•TPD = 2.5ns的传播延迟

高达四全球时钟引脚可编程

时钟极性控制

•多达80分每输出

易于设计

•增强宏蜂窝与个人时钟，

复位，预置和时钟使能控制

•多达四的全球控制

•个别地方OE控制每个I / O引脚

第一次•优良fittm改装

•快速路径，speedlockingtm路径，和广泛的PT

路径

（36输入逻辑块）的快速输入

计数器，状态机和地址解码器

零功率（ispMACH 4000z）和低

功率（ispMACH 4000V / B / C）

•典型静态电流10µ一（4032z）

•1.3毫安典型静态电流（4000C）

•1.8V核心动态功耗低

•ispMACH 4000z操作到1.6V的VCC

广泛的设备提供

多温度范围支持

–商业：0到90°C结（TJ

）

–工业：40至105°C结（TJ

）

–扩展：40至130°C结（TJ

）

•进行AEC-Q100标准兼容的设备，是指

LA的ispMACH 4000V／Z汽车数据表

易于系统集成

-对电力敏感消费者的最优解

应用

•操作3.3V，2.5V或1.8V的LVCMOS I/O

•操作3.3V，2.5V（4000V）（B）或

1.8V（4000C / Z）用品

•5V I/O LVCMOS 3.3、LVTTL，和PCI

接口

•热插拔

开漏能力

•输入上拉、下拉或总线守护者

可编程输出摆率

•3.3V的PCI兼容的

•IEEE 1149.1边界扫描测试

•3.3V/2.5V/1.8V在系统可编程

（ISP™）使用IEEE 1532兼容的接口

我用快速安装路径输入/输出引脚

免费软件包选项

高性能的4000个家庭的ispMACH格提供了一个超高速CPLD解决方案。家庭是一个混合的

格最流行的两种结构：ispLSI 2000®ispMACH 4A。保留了最好的两个家庭，

4000建筑的ispMACH重点重大创新的最高性能的低相结合

在一个灵活的CPLD系列电源。

ispMACH 4000结合了高速度、低功耗和易于设计所需的灵活性。其

强大的全局路由池和输出路由池，这个家庭提供了第一次的第一次合适，时间的可预测性，

路由，引脚输出保留和密度偏移。

4000个家庭的ispMACH提供密度范围从32到512分。有多个density-i / O组合

薄四方扁平封装（TQFP），芯片级BGA（csbga）和细间距BGA（ftbga）包装薄膜

从44到256针/球。表1显示了宏、封装和I/O选项，以及其他关键

参数。

4000个家庭的ispMACH增强了系统集成能力。它支持3.3V，2.5V（4000V）（B）

和1.8V（4000C / Z）电源电压3.3V，2.5V和1.8V电压接口。此外，输入可以安全地

驱动高达5.5V时I/O库配置为3.3V 5V操作，使这个家庭。ispMACH

4000还提供了增强的I/O特征如摆率控制，PCI总线的兼容性，门将锁上拉

电阻，下拉电阻，开漏输出和热插拔。4000家庭成员3.3v/ ispMACH

通过IEEE 1532标准接口在系统可编程2.5V/1.8V。IEEE标准1149.1的边界

扫描测试能力还允许产品测试自动化测试设备。1532接口信号TCK，

TMS，TDI和TDO被引用到VCC（逻辑核心）。

概述

4000的的ispMACH设备包括多个36输入，16个宏单元的通用逻辑块（导轨）互联

通过全球路由池（玻璃钢）。输出路由池（团队）连接GLBs I/O块（IOBs），这

包含多个输入/输出单元。这一体系结构如图1所示。

在4000的的ispMACH I / O分成两银行。每家银行都有一个单独的电源供应器。输入可以

支持各种标准独立的芯片或银行电源。输出支持标准兼容

与电源供应给银行。支持多种标准帮助设计师实现

混合电压环境的设计。此外，5V的输入在一个连接的I / O银行规定

来压的3.0V至3.6V的LVCMOS 3.3、LVTTL和PCI接口。

4000建筑的ispMACH

总共有4032的ispMACH两导轨，导轨的ispMACH增加到32在4512。每个球蛋白有

36输入。所有球蛋白输入来自GRP和从GLB所有输出被带入了GRP是

连接到任何设备上的其他球蛋白输入。即使反馈信号返回到相同的球蛋白，他们仍然

必须通过GRP。这种机制可确保GLBs沟通彼此一致

可预见的延误。从球蛋白的产出也送到ORP。ORP然后发送到相关

输入/输出单元中的/输出块。

通用逻辑块

4000的的ispMACH球蛋白由一个可编程阵列逻辑分配器，16个宏单元，和一个球蛋白时钟

发电机。宏单元是从产品方面，通过逻辑分配器和I / O引脚的解耦，解耦

从宏单元通过氧化还原电位。图2说明了球蛋白。

和阵列

可编程和阵列由36个输入和83个输出产品条款。从玻璃钢36输入

用于在阵列中形成72行（真和补充的输入）。数组中的每一行可以连接

到任何83个输出产品通过有线和。每一个逻辑产品的80个术语的逻辑

用剩下的三控制产品方面给共享时钟分配器PT，PT的初始化和共享

共享PT OE。共享的铂时钟和共享的铂的初始化信号可以在被选择之前被反转

美联储的宏单元。

每一组的五个产品条款80逻辑产品方面形成一个产品集群从PT0。

在每一个产品的GLB宏词簇。图3是一个图形表示的和

阵列