CY14V101QS-BK108XQ原装现货热销/CYPRESS品牌代理/价格/图片/PDF - 新闻资讯

功能概述

赛普拉斯CY14V101QS结合了1兆位的nvSRAM中

用QPI接口单片集成电路。该QPI允许

写作和在任何一个单一的（一个我读内存/ O

信道为每个时钟周期一位），双（对两个I / O通道

每时钟周期两个位），或四（四个I/ O通道的四位

每个时钟周期）通过使用选择的操作码。

存储器是为每个八位128K字

由SRAM和非易失性FLASH SONOS昆腾

陷阱细胞。 SRAM能够实现无限的读写周期，

而非易失性单元提供高度可靠的非易失性

存储的数据。从SRAM数据传送到非易失性

细胞（STORE操作）在自动进行

断电。上电时，数据被恢复到SRAM从

非易失性细胞（RECALL操作）。您也可以启动

通过SPI指令存储和调用操作。

设备操作

CY14V101QS为1兆位的四串行的nvSRAM存储器用

SONOS闪存的非易失性元素交织与SRAM

元件中的每个存储单元。所有读取和写入

NVSRAM发生到SRAM，这给的nvSRAM独特

能力来处理无限写入存储器。在数据

SRAM是由存储序列，它的传输安全

在并行数据到非易失性细胞。一个小电容（VCAP）

用于自动存储在非易失性细胞时SRAM数据

功率下降提供掉电数据的安全性。该

建于可靠的SONOS技术非易失性元件

使的nvSRAM安全数据存储的理想选择。

的1兆位存储器阵列组织成128K字×8位。

存储器可以通过标准SPI接口进行访问

（单模，双模和四模）到时钟速度

40-MHz的用于读取和写入操作零周期延迟。

该SPI接口还支持108 MHz的操作（单

模式，双模式和四模式）读周期延迟

只有操作。该设备作为SPI从操作和

支持SPI模式0和3（CPOL，CPHA = [0,0]和[1,1]）。

所有指令都执行使用片选（CS），串行输入

（SI），串行输出（SO）和串行时钟（SCK）单针

和双模式。四模式使用WP和HOLD引脚，以及

为命令，地址和数据输入。

该器件采用SPI操作码进行存储器访问。操作码

支持SPI，双数据，双地址/数据，双I / O，四倍数据，

四地址/数据，和四I / O模式进行读写操作。

此外，四个特殊说明包括允许

访问的nvSRAM特定功能：存储，调用，

自动存储禁用（ASDI），并自动存储启用（日月）。

该设备有内置的数据安全功能。它提供

通过WP引脚的硬件和软件写保护，

分别WRDI指令。此外，存储器阵列

通过状态寄存器块保护位块被写保护。

SRAM写

所有的nvSRAM写操作都在SRAM单元进行，并做

不要使用SONOS闪存的非易失性的任何读写周期

记忆。这使您可以进行无限的写操作。一个

写周期是通过的Write指令中的一个发起的：

WRITE，DIW，QIW，DIOW和QIOW。写入指令

包括一个写操作码，三字节的地址，和一字节

数据。写的nvSRAM是在SPI总线速度完成与

零周期延迟。

该器件允许突发模式写入。这使得写操作

在没有发出新的写入连续的地址

指令。当突发达到在内存中的最后一个地址

模式，地址翻转到0x00000和设备

继续写。

SPI写循环序列在的nvSRAM明确定义

读写指令在“SPI功能描述”

第13页。

SRAM读

所有读取到的nvSRAM是在SRAM单元在SPI进行

总线速度。读指令（READ）执行在40-MHz的

零周期延迟。它由一个读操作码字节后面的

三个字节的地址。的数据被读出的数据输出

针/针。

速度高于40兆赫（高达108 MHz）的要求快速读取

说明：FAST_READ，DOR QOR，DIOR和QIOR。该

快速阅读说明包括快速读取操作码字节，三

字节的地址，以及一个虚设/模式字节。的数据被读出

上的数据输出管脚/引脚。

该器件允许突发模式读取。这使得读取操作

在没有发出新的读取连续的地址

指令。当突发达到在内存中的最后一个地址

模式，地址翻转到0x00000和设备

继续读取。

随后，SPI读循环序列在的nvSRAM明确定义

读写指令在“SPI功能描述”

第13页。

存储操作

STORE操作从SRAM到的数据传送

SONOS闪存的非易失性细胞。该装置将数据存储到

使用三种存储操作的一个非易失性单元：

自动存储，在设备断电激活（需要VCAP）;

软件商店，通过存储指令激活;和

五金店，由HSB引脚激活。在STORE

周期，SONOS是FLASH首先擦除之后

非易失性元件的编程。一个STORE周期后

启动，读/写设备禁止，直到循环

完成。

该HSB信号或状态WIP位寄存器可

由系统监控，以检测一个STORE周期是在

进展。的nvSRAM的繁忙状态由被HSB指示

拉低或WIP位被设置为“1”。为了避免不必要的

非易失性卖场，自动存储和硬件存储操作

被忽略，除非至少有一个写操作已

自从最近STORE周期的地方。然而，软件

不管开始的存储周期执行的是否

写操作已经发生。

自动存储操作

该自动存储操作的nvSRAM，独特的功能，

自动存储SRAM数据到FLASH SONOS

掉电期间非易失性单元。这家商店利用了

一个外部电容器（VCAP），使该装置能够安全地

存储数据在非易失性存储器中，当电源中断

下。

在正常运行期间，设备消耗电流为VCC

充电连接到VCAP引脚的电容。当。。。的时候

断电期间，VCC引脚上的电压低于VSWITCH，

该设备禁止所有内存访问的nvSRAM和

自动执行使用电荷的STORE操作

从VCAP电容。该自动存储操作不启动

如果一个写周期尚未自上次RECALL执行的。

软件存储操作

软件商店允许基于指令的存储操作。

它是通过执行STORE指令启动，而不论

是否写入先前已进行。

商店周期需要tSTORE时间才能完成，在此期间，所有

内存访问的nvSRAM被抑制。的WIP位

状态寄存器或HSB引脚可以通过查询找到

就绪或忙状态。的tSTORE周期时间结束后，

该NVSRAM准备好正常运营。

五金店和HSB引脚操作

该装置中的HSB引脚是用于任一两用针

发起STORE操作或轮询STORE / RECALL

完成状态。如果存储或调用是不是在进步，

HSB引脚可被拉低以启动五金店周期。

检测在HSB低，会的nvSRAM启动一个STORE操作

后tDELAY时间期限。五金店周期是唯一可能

如果一个写操作已经自上次执行

STORE / RECALL周期。这允许优化SONOS

FLASH的读写周期。所有读取和写入到存储器

被禁止的tSTORE时间。该HSB引脚还作为

开漏驱动器（内部100kΩ的弱上拉电阻），它是

内部驱动为低时，表示处于忙碌状态

STORE / RECALL正在进行中。

注意每一个硬件和软件存储操作，HSB后

在很短的时间（tHHHD）标准输出驱动为高电平

高电流，然后通过内部100k保持高电平

上拉电阻。

注意：对于成功的最后一个数据字节商店，五金店

最后一个数据位后应启动的至少一个时钟周期

D0被接收。

注：建议仅执行五金店

当设备处于待机状态。执行就地（XIP）

应该很好地退出。

一旦STORE操作完成后，该NVSRAM存储器

访问被禁止的tLZHSB时间后HSB引脚返回高电平。

如果不使用HSB引脚必须悬空。

调用操作

召回操作存储在SONOS的数据传送

FLASH非易失性单元的SRAM单元。召回可能

有两种方式启动：硬件的调用，上电启动

和软件RECALL，由SPI RECALL指令启动。

在内部，RECALL是一个两步过程。首先，对SRAM

数据被清除（设为'0'）。接着，非易失性信息

转移到SRAM单元。所有的内存访问是

抑制，而召回周期正在进行中。此次被召回

操作不改变在非易失性元件中的数据。

硬件RECALL（上电）

上电期间，当VCC超过VSWITCH，自动

RECALL序列被启动，它的内容传送

非易失性单元的SRAM单元。这些数据将以前

已经通过一条STORE存储在非易失性细胞

序列。

上电RECALL周期需要TFA的时间来完成，

在此期间，存储器访问将被禁用。该HSB引脚用于

检测设备的就绪状态。

软件RECALL

软件RECALL允许你进行回收操作

恢复非易失性存储器的SRAM的内容。一个

软件RECALL通过使用RECALL指令发出。

软件RECALL需要tRECALL时间内完成

所有的内存访问的nvSRAM被抑制。

禁用和启用自动存储

如果应用不要求自动存储功能，就可以

通过ASDI指令被禁用。如果这样做，则

的nvSRAM不执行在掉电存储操作。

自动存储可通过使用ASEN指令被重新启用。

然而，日月并ASDI操作需要STORE

操作以使它们不挥发。

注意：该设备已启用自动存储并写入全部为0x00

细胞从工厂。

注意：如果自动存储已禁用，则不需要VCAP，则

VCAP引脚必须悬空。 VCAP引脚必须永远

连接到地。上电时的RECALL操作无法

被禁用。