AD9559BCPZ原装现货热销/ADI品牌代理/价格/图片/PDF - 新闻资讯

AD9559BCPZ原装现货热销/ADI品牌代理/价格/图片/PDF
发布时间：2016/3/21 10:00:48

特征

支持保持模式GR-1244 Stratum 3标准的稳定

支持几乎平滑参考切换

输出相位无干扰

支持符合Telcordia GR-253抖动产生，转移和

容忍SONET / SDH到OC-192系统

支持ITU-T G.8262同步以太网从时钟

支持ITU-T G.823，G.824，G.825，G.8261和

自动/手动保持时间和参考切换

自适应时钟允许反馈动态调整

分隔在OTN映射/解映射应用

双数字PLL架构有四个基准输入

（单端或差分）

4×2交叉点允许任何参考输入驱动或者PLL

输入基准频率从2 kHz至1250兆赫

参考文献验证和频率监测（2ppm）添加

可编程输入参考切换优先

20位可编程输入参考分频器

4对时钟输出引脚与每对可配置作为一个

单差分LVDS / HSTL输出或2路单端

CMOS输出

输出频率：262 kHz至1250兆赫

可编程的17位整数，23位小数

在数字PLL反馈分频器

可编程数字环路滤波器覆盖环路带宽

从0.1Hz到2千赫兹

低噪音系统时钟乘法器

可选晶体谐振器为系统时钟输入

片上EEPROM存储多个电型材

便于频率转换引脚编程功能

组态

软件控制掉电

72引脚（10毫米×10mm）的LFCSP封装

应用

网络同步，包括同步以太网

和SDH至OTN映射/解映射

参考时钟抖动清除

SONET / SDH时钟，直到OC-192，包括FEC

第3层的保持，抖动清除，及相位瞬变

控制

无线基站控制器

电缆基础设施

数据通信

概述

该AD9559是一款低环路带宽时钟乘法器，

提供抖动清除和同步许多系统，

包括同步光纤网络（SONET / SDH）。该

AD9559产生同步到多达四个输出时钟

外部输入引用。数字PLL允许减少

与外部相关的输入时间抖动或相位噪声

引用。数字控制环路和保持电路

在AD9559的持续产生低抖动时钟输出

即使所有参考输入都失败了。

该AD9559工作在工业温度范围内

-40°C至+85°C。如果需要此部分的一个单一的DPLL版本，

参考AD9557。

在AD9559监视在电源上的电压

充电。当VDD3大于2.35 V±0.1 V和

VDD大于1.4 V±0.05 V，该装置产生

20毫秒复位脉冲。上电复位脉冲内，

独立于RESET引脚。这种内部电复位

序列无需为用户提供外部

电源定序。在内部复位后45纳秒

脉搏，M5到M0多功能引脚用作高

阻抗数字输入，并继续这样做，直到

否则编程。

在设备复位（通过上电复位脉冲或

RESET引脚）时，M3至M0多功能引脚用作

高阻抗输入;并且在点的复位

条件被清除，平敏感锁存器捕获逻辑

图案存在于多功能引脚。

在启动时，M0和M1引脚允许用户绕过任

EEPROM加载或负载三EEPROM配置文件之一。看到

表23对设置M0和M1引脚的信息。

引脚M3选择SPI或I²C模式：SPI模式是通过拉动M3设置

低在启动时。如果M3是高，I²C模式被设定，M4和

M5引脚决定I²C地址。请参阅表25的信息

在SPI /I²C配置。

如果选择了4线SPI工作模式，通过注册为0x0000的第7位，

在M4/ SDO引脚用作SDO和不适用于其他

作为一个M引脚。然而，在I²C模式和3线SPI

模式，M4可作为第五M引脚。

第六M引脚，M5，可如果串行端口处于I²C模式

或2线SPI模式。在2线SPI模式，没有CS引脚

可用的，并且，假定的AD9559是唯一的设备

在SPI总线。

评估软件包含一个编程向导，

该帮助用户在一个方便的图形用户界面

确定所述的DPLL，APLLs的最佳配置，

和SYSCLK根据所需的输入和输出频率。

它生成一个扩展名为.stp这是一个寄存器设置文件

易读的使用文本编辑器。

用户可以独立配置PLL_0和PLL_1。去做

因此，用户应编程通用寄存器（如

系统时钟和参考输入）第一。接着，将寄存器，

是唯一的PLL_0或PLL_1可以配置

独立。

使用评估软件来创建安装文件后，使用

以下顺序编程的AD9559：

1.设置用户自由运行模式。

DPLL_0：注册0x0A22 = 0×01。

DPLL_1：注册0x0A42 = 0×01。

2.更新所有寄存器（也称为IO_UPDATE）。

注册0×0005 = 0×01。

3.从地址为0x0000写在STP文件中的寄存器值

到地址0x0207。

4. IO_UPDATE。注册0×0005 = 0×01。

5.验证系统时钟是稳定的。寄存器0x0D01 [1] = 1。

用户必须在每次发出IO_UPDATE前

投票注册0x0D01。

6.对于输出切换之前DPLL相位或频率

锁，设置如下：

APLL_0：注册0x0A20 = 0×04（软同步）。

APLL_1：注册0x0A40 = 0×04（软同步）。

IO_UPDATE。注册0×0005 = 0×01。

7.写寄存器的其余部分中的STP开始的文件

地址0x0300。

8.校准APLL旁边IO_UPDATE。

APLL_0：注册0x0A20 = 0×02。

APLL_1：注册0x0A40 = 0×02。

9. IO_UPDATE。注册0×0005 = 0×01。

10.清除用户自由运行模式。

DPLL_0：注册0x0A22 [0] = 0B。

DPLL_1：注册0x0A42 [0] = 0B。

11. IO_UPDATE。注册0×0005 = 0×01。