|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
AD9553BCPZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2016/3/21 9:50:06 特征 从8 kHz至710 MHz的输入频率
输出频率高达810 MHz的LVPECL和LVDS（最多
200 MHz的CMOS输出）
预设引脚可编程频率转换比盖
流行的有线和无线频率应用，
包括：xDSL，T1 / E1，BITS，SONET和以太网
通过SPI端口任意频率转换比
片内VCO
接受申请缓缴晶体谐振器
两个单端（或一路差分）参考输入（S）
两个输出时钟（可独立编程为LVDS，
LVPECL或CMOS）
SPI兼容，3线编程接口
单电源（3.3 V）
极低功耗：<450毫瓦（大多数情况下）
小封装尺寸（5毫摩×5毫米）的
超过Telcordia的GR-253-CORE抖动产生，转移，
和宽容规格
应用
成本效益的替代高频VCXO，TCXO的，
和SAW谐振器
极其灵活的频率转换为SONET / SDH，
以太网，光纤通道，DRFI / DOCSIS和
PON / EPON / GPON
无线基础设施
测试和测量（包括手持设备）
概述
的AD9553是一个锁相环（PLL）的时钟转换
旨在解决无源光网络的需求（PON）
和基站。该器件采用整数N分频PLL
适应适用的频率转换要求。
用户提供多达两个单端输入参考信号或
通过REFA和REFB一个差分输入参考信号
输入。该器件支持通过允许缓缴申请
用户25MHz的晶体谐振器连接到XTAL输入。
该AD9553为引脚可编程，提供标准的矩阵
来自15个可能的输入列表输入/输出频率转换
频率的52个可能的输出频率对的列表（OUT1
和OUT2）。该器件还具有一个3线SPI接口，可实现
用户编程定制的输入至输出频率转换。
该AD9553输出驱动器与LVPECL，LVDS兼容，
或单端CMOS逻辑电平，虽然AD9553是
在严格的CMOS工艺实现的。
该AD9553工作在扩展工业级温度
范围为-40°C至+ 85°C。
预置频率
频率选择引脚（A3到A0和Y5到Y0）允许
用户硬连线预置输入和输出频率的装置
基于所述引脚的逻辑状态（参见图27）。引脚解码
地面上或打开的连接分别为逻辑0或逻辑1。
若要通过SPI端口访问设备控制寄存器，
用户必须选择引脚Y5针脚Y0=000000和/或引脚到A3
引脚A0 =0000。这样做可以通过引脚14引脚造成12起作用
作为SPI端口控制引脚，而不是输出模式控制引脚（见
输出驱动模式控制部分）。请注意，选择后，
SPI模式下，用户必须写一个逻辑1到寄存器0x32的位0
和寄存器0x34启用寄存器作为输出OUT1的源
和OUT2模式控制位（见图31和输出驱动器
模式控制部分）。
斧头引脚允许用户选择十五个输入两个参照
频率如表14所示的装置，设置相应的
除以-5-（÷5A，÷5B），乘乘2（×2A，×2B），并输入
根据所施加的逻辑电平分频器（RA，RB，RXO）值
到斧引脚。
相同的设置同时适用于REFA与小佛输入
路径。此外，÷5×2，和R的值会导致在PLL
输入频率为任一16kHz或40/3千赫。 那里有两个
异常。第一个是引脚A3到引脚A0 =1101，这
产生155.52/ 59 MHz的PLL输入频率。二是对于
引脚A3到引脚A0 =1110，它产生的PLL输入频率
无论1.5625 MHz或4.86兆赫取决于YX销。
|
|
||||||||