|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ADAU1701JSTZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2016/3/5 10:24:22 特征 28- / 56位，50 MIPS数字音频处理器
2型ADC：100 dB的SNR，-83 dB的THD + N
4个DAC：104 dB的SNR，-90 dB的THD + N
完全独立操作
从串行EEPROM自引导
辅助ADC与模拟控制4输入多路复用器
为通用输入输出数字控制和输出
与SigmaStudio图形工具实现完全可编程
28位×28位乘法器与56位累加器全
双精度处理
时钟振荡器产生的晶体主时钟
PLL生成64×FS主时钟，256×FS，
384×FS或512×FS时钟
灵活的串行数据输入/输出端口与I2S兼容，
左对齐，右对齐和TDM模式
高达192 kHz的采样率支持
兼容性片上电压调节器3.3 V系统
48引脚塑料LQFP
应用
多媒体扬声器系统
MP3播放器音箱底座
汽车头
迷你音响组件
数字电视
录音室监听
音箱分频器
乐器音效处理器
在座椅音响系统（飞机/长途汽车）
超出上述绝对最大额定值
可能会造成永久性损坏设备。这是一个压力
只有等级;在这些或任何设备的功能操作
高于其他条件的操作指示
本规范的部分，是不是暗示。暴露在绝对
长时间可能影响最大额定条件
器件的可靠性
节电模式
所述ADAU1701芯片的部分可以打开和关闭作为
以降低功耗需要。这些措施包括模数转换器，
DAC和电压基准。
各模拟部分可以以书面形式向被关闭
辅助ADC和电源控制寄存器。缺省情况下，
模数转换器，数模转换器，和参考启用（所有位设置为0）。 每
这些都可以通过写1到相应的位被关闭该寄存器。该ADC掉电模式掉电都
ADC和每个DAC都可以单独断电。该
活期储蓄约15毫安时的ADC是动力
下来，对于断电每个DAC约4毫安。
电压基准，其同时提供给ADC的
和DAC，只应断电，如果所有ADC和
数模转换器断电。基准被断电
通过将控制寄存器的两个位6和位7。
使用振荡器
该ADAU1701可以使用一个板上振荡器以生成其
主时钟。该振荡器设计成具有256×fS到工作
主时钟，这是12.288兆赫的FS或48kHz的和
11.2896兆赫44.1 kHz的FS。在振荡器的晶体
电路应该是一个AT切，并联谐振器在操作其
基频。图14示出了外部电路
推荐用于正确操作
设定主时钟/ PLL模式
ADAU1701的的MCLKI输入馈送PLL，产生
50 MIPS SigmaDSP内核时钟。在正常操作中，
输入MCLKI必须是下列之一：64×FS，256×FS，
384×FS，或512×FS，其中fS为输入采样率。该
在上述模式是在PLL_MODE0和PLL_MODE1设置
表12.如果ADAU1701设置为接收双速率信号
（通过用因子降低的每个采样程序步骤数
2使用核心控制寄存器），主时钟频率
必须是32×FS，128×FS，192×FS或256×FS。如果ADAU1701
被设置为接收四速率信号（通过减少的数量
通过4倍使用核心控制每个示例程序步骤
注册），主时钟频率必须为16×FS，64×FS，96×FS，
或128×FS。上电时，一个时钟信号必须存在于
MCLKI销从而使ADAU1701可完成
初始化程序。
时钟模式不应该也没有重新改变
ADAU1701的。如果操作中，在模式被改变
点击或可导致输出信号弹出。的状态
而RESET保持为低电平PLL_MODEx引脚应该有所改变。
PLL环路滤波器应连接到PLL_LF销。 这个
滤波器，如图15所示，包括三个无源组件 -
两个电容器和电阻器。这些成分的值
不需要是精确的;公差可以为高达10％
电阻和用于电容器高达20％。中所示的3.3伏信号
图15可以被连接到AVDD供应的芯片。
|
|
||||||||