|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
PCA9505DGG原装现货热销/NXP品牌代理/价格/图片/PDF 发布时间：2016/3/3 9:51:32 该PCA9505 / PCA9506提供40位并行输入/输出（I / O）端口扩展 一世
在5家银行8个I / O的组织2C总线的应用程序。在5 V电源电压，输出是
能够采购电流10 mA，600 mA的总包负载下沉的15 mA
允许40 LED的直接驱动。任何的40个I / O端口可以被配置为输入或
输出。输出端口图腾柱和他们的逻辑状态改变的应答
（银行变化）。该PCA9505是相同的PCA9506，除了它包括100kΩ的
在所有的I / O内部上拉电阻。该PCA9506不包括内部
上拉的的I / O，以降低功耗为输出，或者当使用时
输入由推挽驱动器驱动。
该装置可以被构造成具有每个输入端口，以防止它被掩蔽
从产生中断时，其状态更改，并有I / O数据逻辑状态
当由主系统读取反转。
开漏中断（INT）输出引脚允许的输入引脚监测和断言
每个中的一个或多个输入端口发生变化时（除非屏蔽）。
输出使能（OE）销-3-状态中的任何的I / O选择作为输出，并且可以被用来作为一种
输入信号闪烁或暗淡的LED（频率> 80 Hz和改变占空比的PWM）。
内部上电复位（POR）或硬件复位（RESET）引脚初始化40个I / O
作为输入。三个地址选择引脚可配置8个从地址之一。
该PCA9506是56引脚TSSOP和HVQFN封装，而PCA9505是
仅在一个TSSOP封装。它们都工作在-40°C至+85°C
工业温度范围。
标准模式（100 kHz）和快速模式（400 kHz）的I2C兼容总线串行
接口
?? 2.3 V至5.5 V工作电压5.5 V宽容的I / O
?? 40个可配置I / O引脚默认为上电时输入
?? PCA9505包括所有的I / O100kΩ内部上拉电阻
??输出：
??图腾柱（10 mA输出15 mA灌）与控制的边缘速率输出结构
??低电平输出使能（OE）输入端子3态输出全部
??在确认输出状态变化
??漏极开路低电平有效中断（INT）输出引脚允许逻辑电平监视
引脚变化编程为输入
输入：
??为输入管脚的可编程中断屏蔽控制不需要中断
当他们的状态改变
??极性反转寄存器允许I / O引脚的极性反转时读
??低电平有效复位（RESET）输入引脚电默认状态复位装置
?? 3个可编程地址引脚允许同一总线上的8个设备
??专为带电插入
??最大限度地减少线路干扰（IOFF和电三态）
??信号瞬变抑制（50 ns的噪声滤波器和强大的I2C总线状态机）
??低待机电流
?? -40°C至+ 85°C温度范围
?? ESD保护超过了每JESD22-A1142000伏HBM，每200伏MM
JESD22-A115，每JESD22-C1011000 V CDM
??闭锁测试是为了JEDEC标准JESD78，其中超过100mA的
??在提供56 TSSOP（PCA9505，PCA9506）和QFN56（PCA9506）包
服务器
?? RAID系统
??工业控制
?? 医用器材
?? PLC的
??手机
??游戏机
??仪表与试验测量
继启动条件，总线主机必须发送站的地址是
访问和操作它想要执行（读或写）。的地址
PCA9505/06图5.从器件地址引脚如图A2，A1和A0选择8个从1
地址和需要连接到VDD（1）或VSS（0）。为了节省电能，内部无
上拉电阻被合并在A2，A1和A0。
的第一个字节的最后一位定义要执行的操作。当设置为逻辑1
读取被选择，而逻辑0选择一个写操作。
7.2命令寄存器
继从地址+ R / W位，公交车的成功确认
主机将一个字节发送到PCA9505/ 06，这将被存储在命令寄存器
最低6位用作一指针，以确定哪些寄存器将被访问。该
寄存器是：
•IP：输入端口寄存器（5寄存器）
•OP：输出端口寄存器（5寄存器）
•PI：极性反转寄存器（5寄存器）
•IOC：I / O配置寄存器（5寄存器）
•MSK：屏蔽中断寄存器（5寄存器）
如果自动递增标志被设置（Al = 1），在3至少显著位是自动
读或写之后递增。这允许用户进行编程和/或读出的
依次5寄存器组。
如果超过5个字节的数据中所选择的寄存器被写和AI = 1，以前的数据
将被覆盖。保留的寄存器被跳过，不访问（参照表3）。
如果自动递增标志清零（Al = 0），3至少显著位不
数据被读出或写入之后递增。在读操作期间，相同的寄存器组
阅读各一次。在写操作期间，数据被写入到每个相同的寄存器组
时间。
只有具有等于25允许的5至少显著位的命令寄存器代码
表3中定义的值作为有效。预留的或不确定的命令代码不得
适当设备功能进行访问。上电时，该寄存器默认为0x80，
与AI位设置为逻辑1，最低的7位设置为0。
在写操作中，PCA9505 / 06将确认发送到OPX，PIX一个字节，并且
IOCx用于和MSKx寄存器，但不会承认，因为发送到IPX一个字节寄存器
这些是只读寄存器。
|
|
||||||||