双低功耗ADC内核具有多级，差分流水线架构，并集成了输出纠错逻辑。每个设备包括宽带宽输入，支持多种用户可选的输入范围。 ADC数据输出在内部连接到两个数字下变频器（DDC的）。

 

与DDC包括四个级联的信号处理级：一个12位的频率转换器（NCO）和四个半带抽取滤波器。除了与DDC块时，AD9691提供多种功能，可以简化在通信接收器中的自动增益控制（AGC）功能。可编程阈值检测器使得能够使用的快速检测到ADC的输出比特的输入信号功率的监视。由于该阈值指示器的低延时，设计师可以迅速调低系统增益，从而避免ADC输入端超量程条件。设计人员可以配置各种一维，二维，四或八车道配置的子类1基于JESD204B高速串行输出，这取决于DDC结构和接收逻辑器件可接受的车道率。该SYSREF±输入引脚支持多设备同步。

 

以每通道1.9W额定时，AD9691 ADC非常适合用于通信，频谱分析仪，网络分析仪，集成的RF测试解决方案，DOCSIS 3.X CMTS上游接收路径，以及高速数据采集系统。