|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ADG3123BRUZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2015/12/31 10:03:49 概述 该ADG3123是一款8通道，同相CMOS到高
电压电平转换。制造在一个增强LC2
MOS
过程中，该装置能够以高电源供电的
电压，同时保持超低功耗。
该设备的内部体系结构确保兼容性
从电源电压范围内2.3 V至运行的逻辑电路
5.5 V的范围。适用于引脚VDDA，引脚VDDB和电压
引脚VSS设置的逻辑电平提供的Y侧的输出
该装置的。引脚VDDA和引脚VDDB设置高输出电平
对于引脚Y1到引脚Y6和Y7脚分别针脚Y8。该
VSS引脚设置为所有通道的低输出电平。该ADG3123
可以提供输出电压电平下降到-24.2 V代表低输入
水平和高达35 V代表一个高输入逻辑电平。为了正确
操作，VDDB必须始终大于或等于VDDA
和引脚VDDB和引脚VSS之间的电压不应该
超过35 V.
该通道的低输出阻抗，保证快速上升
和下降时间甚至显著容性负载。此功能，
加上低传播延迟和功耗低，
使ADG3123的理想驱动器的TFT-LCD面板
应用程序。
该ADG3123保证工作在-40°C至至+ 85°C
温度范围，提供紧凑的20引脚TSSOP封装，
无铅封装。
产品聚焦
1.兼容广泛CMOS逻辑电平的。
2.高输出电压电平。
再加3.快速上升和下降时间，低传输延时。
4.超低功耗。
5.紧凑的20引脚TSSOP封装，符合RoHS标准。
特征
2.3 V至5.5 V的输入电压范围
输出电压电平（VDDA和VDDB到VSS≤35 V）的
低输出电压电平：下降到-24.2 V
高输出电压电平：高达+ 35V
上升/下降时间：12纳秒/19.5 ns典型
传播延迟：80 ns典型
工作频率：100 kHz的典型
超低静态电流：65μA典型
20引脚无铅TSSOP封装
应用
低电压，高电压转换
TFT-LCD面板
压电马达驱动器
操作原理的ADG3123是一款8通道，同相CMOS到高
电压电平转换。制造在一个增强LC2
MOS
过程中，该装置能够以高电源供电的
电压，同时保持超低功耗。
该设备需要一个双电源电压VDDB和VSS，这
设置低逻辑电平为所有输出和高逻辑电平
为Y7和Y8输出。在VDDA引脚用作模拟输入。
适用于VDDA引脚的电压设置高输出逻辑
级为Y1至Y6输出。
该设备转换施加到A1到的CMOS逻辑电平
A8投入高压双极电平可在Y侧
该设备在引脚Y1到Y8脚的。
以保证正确的操作，必须VDDB总是大于
或等于VDDA和引脚VDDB和之间的电压
引脚VSS不应超过35 V.
输入驾驶要求
该ADG3123设计保证了低输入电容和泄漏
电流从而降低驱动该电路的负载
输入引脚（引脚A1至引脚A8）到最低限度。它的输入阈值
水平符合JEDEC标准进行操作的驱动程序
2.3 V和5.5 V之间的电源电压推荐
任何未使用的信道的输入端连接到一个稳定的逻辑
电平（低或高）。
输出负载要求
该ADG3123的低输出阻抗允许每个信道
同时驱动的阻性和容性负载。最大负荷
电流由任何给定的载流能力的限制
渠道。如果有更多的信道被使用时，最大负载电流
每个通道将相应地减少。需要注意的是的总和
在所有通道负载电流不应超过绝对
最大额定值的规格。
各通道的平均负载电流，ICHANNEL，可以是
使用中的容性负载所示的公式确定
和阻性负载的部分。
容性负载
ICHANNEL（A）= FO×CL×（VDDX + | VSS |）
哪里：
FO是施加到在赫兹的信道的信号的频率。
CL为单位为法拉的负载电容。
VSS是施加到VSS端子的电压。
VDDX是VDDA为Y1至Y6输出和VDDB为Y7到Y8输出。
阻性负载
大号
DDX SS
CHANNELř
D V D V
我A×+ - ×=（1）（）
哪里：
D是输入信号的占空比。 D被定义为比率
之间的信号的高状态持续时间和其周期。
RL是Ω负载电阻。
VSS是施加到VSS端子的电压。
VDDX是VDDA为Y1至Y6输出和VDDB为Y7到Y8输出。
电源
该ADG3123工作在双电源电压。由于良好
设计实践所有的CMOS器件使然，上电的
ADG3123第一（VDDB和VSS），然后把信号到
输入（A1至A8和VDDA）。为了确保正确的操作
ADG3123，施加到VDDB引脚上的电压必须始终
大于或等于VDDA和之间的电压
引脚VDDB和引脚VSS不应超过35 V.
为了确保最佳性能，请在去耦电容
所有的电源引脚。此外，良好的工程和布局
实践表明，将这些电容尽可能靠近到
包电源引脚。
|
|
||||||||