|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ADAU1401AWBSTZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2015/10/27 9:53:17 28- / 56位，50 MIPS数字音频处理器 2型ADC：信噪比为100dB，中-83 dB的THD + N
4个DAC：信噪比104分贝，-90 dB的THD + N
完全独立工作
从串行EEPROM自启动
与4-用于模拟控制辅助ADC
GPIO用于数字控制和输出
完全可编程利用SigmaStudio图形工具
28位×28位乘法器以及56位累加器全
双精度处理
时钟振荡器可从晶振产生主时钟
用于从64×fs的主时钟锁相环，256×FS，
384×FS或512×FS时钟
灵活的串行数据输入/输出端口与I2S兼容，
左对齐，右对齐和TDM模式
支持高达192 kHz的采样率
片上的兼容性稳压器与3.3 V系统
48引脚塑料LQFP
汽车应用认证
应用
多媒体扬声器系统
MP3播放器音箱底座
汽车头单位
Minicomponent音响
数字电视
录音室监听
音箱分频器
乐器音效处理器
在座椅音响系统（飞机/长途汽车）
本节介绍的步骤正确地设置了
ADAU1401A。以下五个步骤序列提供了一个
概述如何初始化集成电路：
1.将电源ADAU1401A。
2.等待PLL锁定。
3.装载的SigmaDSP程序和参数。
4.设置寄存器（包括多用途引脚和数字
接口）。
5.关闭转换器的默认静音，清除
数据寄存器，并初始化DAC设置寄存器（见
具体设置控制寄存器设置部分）。
要只测试模拟音频直通（ADC以数模转换器），跳过
步骤3和步骤4，并使用默认内部程序。
上电顺序
该ADAU1401A有一个内置的上电顺序初始化
所有内部RAM中的上电或当设备中的内容
带出一个复位。上电复位的上升沿，内容
内部程序的引导ROM被复制到内部
程序RAM存储器，参数RAM充满值
（所有0）从其相关的引导ROM，以及所有的寄存器都
初始化为0。默认引导ROM程序将音频
从输入到输出，而不处理它（见
）。在这个程序中，SDATA_IN0和SDATA_IN1输出
对DAC0和DAC1和SDATA_OUT0和
SDATA_OUT1。 ADC0和ADC1都在DAC2输出
DAC3。数据存储器也被清零在上电。新
值不应被写入到控制口，直到
初始化完成。设置为0）。所有这些可以通过写1到关闭
相应位该寄存器。该ADC掉电模式
下来两个ADC和DAC每一个权力可以关断
个别。活期储蓄约15毫安时的ADC
断电约4毫安每个DAC已启动
下来。电压基准，其同时提供给ADC的
和DAC，只能断电如果所有ADC和DAC
断电。参考电压供电下降
同时设置位辅助ADC和电源的6和第7位
控制寄存器。
使用振荡器
的ADAU1401A可以使用一个板上振荡器以生成其
主时钟。振荡器被设计为具有256×FS工作
主时钟，这是12.288 MHz的频率48 kHz的FS和
11.2896 MHz的频率44.1kHz的FS。在振荡器的晶体
电路应该是一个AT切，并联谐振器在操作其
基频。图14显示了外部电路
建议正常运行。如果振荡器未在设计和系统主时钟用于
是在系统中已经可用时，振荡器可以是有源
，以节省电力。默认情况下，振荡器的电源。该
振荡器关闭电源时，1写入的OPD位
振荡器掉电寄存器（地址2086;见表60）。
设定主时钟/ PLL模式
该ADAU1401A的MCLKI输入输出通过PLL，其中
产生50 MIPS SigmaDSP内核时钟。在正常操作中，
输入到MCLKI必须是以下中的一个：64×FS，256×FS，
384×FS，或512×FS，其中，fS是输入取样率。该模式
通过如上所述配置PLL_MODE0和PLL_MODE1设置
于表13中。如果ADAU1401A被设置为接收双速率信号
（通过减少一个因子的每采样程序步骤数
2使用核心控制寄存器），主时钟频率
必须是32×FS，128×FS，192×FS或256×FS。如果ADAU1401A
被设置为接收四速率信号（通过减少的数
由4倍每个采样程序步骤使用DSP核心
控制寄存器），主时钟频率必须为16×FS，
64×FS，96×FS或128×FS。上电时，一个时钟信号必须
目前对MCLKI引脚，使得ADAU1401A可以完成
其初始化例程。
|
|
||||||||