|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ADAU1961WBCPZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2015/10/27 9:45:52 24位立体声音频ADC和DAC：“98分贝信噪比 采样率从8千赫到96千赫
低功耗：17毫瓦纪录，18毫瓦的播放，48千赫
6个模拟输入引脚，可配置为单端或
差分输入
灵活的模拟输入/输出混频器
立体声数字麦克风输入
模拟输出：2路差分立体声，2路单端立体声，
1路单声道耳机输出驱动器
PLL支持的输入时钟从8 MHz到27 MHz的
模拟自动电平控制（ALC）
麦克风偏置基准电压
模拟和数字I / O：3.3 V
一世
2C和SPI控制接口
数字音频串行数据I/ O：立体声和时分
多路复用（TDM）模式
软件可控无杂音静音
32引脚，五毫米×5 mm LFCSP封装
-40°C至+105°C的工作温度范围
汽车应用认证
应用
汽车头单位
汽车功放
导航系统
后座娱乐系统
该ADAU1961是一款低功耗音频编解码器，提供高
品质音频，低功耗，小尺寸，以及许多先进的
特征。立体声ADC和立体声DAC各有一个SNR
的至少98分贝和至少-90 dB的THD + N。串行
数据端口与I2兼容
S，左对齐，右对齐，以及
TDM模式，用于连接数字音频数据。操作
电压为3.3 V，与一个板上稳压器产生的
内部数字电源电压。
该记录信号路径包括非常灵活的输入配置
可以接受差分和单端模拟麦克风
输入，以及一个数字麦克风输入。麦克风偏置
管脚提供无缝接口，以驻极体麦克风。输入
配置可以接受6个单端模拟信号
或立体声差或立体声单端信号的变化
有两个附加的辅助单端输入。每个输入
信号具有其自己的可编程增益放大器（PGA），用于卷
调整并可以直接路由到重放路径输出
混频器，绕过的ADC。自动电平控制（ALC）
也可以被实现，以保持记录体积恒定。
ADC和DAC是高品质，24位Σ-Δ转换器
，在可选的64倍或128倍过采样率运行。该
转换器的基本采样速率由输入时钟速率设定
并且，可以进一步缩小与转换器控制寄存器
设置。该转换器可在采样频率工作
从8千赫到96千赫。 ADC和DAC还包括非常
细步数字音量控制。
播放路径允许输入信号和DAC输出是
混合成不同的输出配置。耳机驱动器
可用于立体声耳机输出，而另一个输出
引脚能够差分方式驱动耳机扬声器。
无电容耳机输出可能与使用的
单声道输出作为虚拟接地连接。立体声线路
输出可以被用作单端或差分
输出和作为可选混合式单声道输出。
的ADAU1961可从广泛的产生其内部时钟
通过使用板载分数PLL范围的输入时钟。
PLL可以接受输入从8 MHz到27 MHz的。
所述ADAU1961采用小型，32引脚提供，5毫米×5毫米
LFCSP封装，带有裸焊盘底部。
PLL锁定期间，核心频率为整个芯片关闭
采集周期。用户可以轮询锁定位，以确定
当PLL已锁定。被收购时，ADAU1961后锁
可以通过产生的内核时钟启动使能位（COREN）
在寄存器R0（时钟控制寄存器，地址0x4000的）。该位
使核心频率为ADAU1961所有内部模块。
PLL锁定收购
在锁定获取期间，只有寄存器R0（地址
0x4000的）和寄存器R1（地址0x4002）都可以访问
通过控制端口。由于所有其它寄存器需要
有效的主时钟进行读写，不要尝试
访问任何其他寄存器。读或写操作被禁止，直到
内核时钟使能位（COREN）和锁位都
断言。
|
|
||||||||