|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
ADCLK948BCPZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2015/10/22 9:43:20 概述 该ADCLK948是超快时钟扇出缓冲器制造
在ADI公司专有的XFCB3硅锗
（SiGe）双极性工艺。这个装置是专为高速
应用需要低抖动。
该装置具有通过IN_SEL两个可选差分输入
控制引脚。两个输入均配备中心抽头，
差分，100Ω片上端接电阻器。该输入
接受直流耦合LVPECL，CML，3.3 V CMOS（单端）
和交流耦合1.8 V CMOS，LVDS，LVPECL和投入。一个
VREFx引脚可用于偏置交流耦合输入。
该装置具有通过IN_SEL两个可选差分输入
控制引脚。两个输入均配备中心抽头，
差分，100Ω片上端接电阻器。该输入
接受直流耦合LVPECL，CML，3.3 V CMOS（单端）
和交流耦合1.8 V CMOS，LVDS，LVPECL和投入。一个
VREFx引脚可用于偏置交流耦合输入。
该ADCLK948有八个全摆幅的发射极耦合逻辑
（ECL）输出驱动器。对于LVPECL（正ECL）输出，
偏压VCC到正电源与VEE接地。对于ECL
操作，偏置VCC接地与VEE到负电源。
该ADCLK948有八个全摆幅的发射极耦合逻辑
（ECL）输出驱动器。对于LVPECL（正ECL）输出，
偏压VCC到正电源与VEE接地。对于ECL
操作，偏置VCC接地与VEE到负电源。
输出级设计为直接驱动每800毫伏
方进50Ω端接至VCC - 2 V的总差分
的1.6 V输出摆幅
该ADCLK948采用32引脚LFCSP封装，并指定
工作在标准工业温度范围
-40°C至+ 85°C。
特征特性
2个可选的差分输入
4.8 GHz的工作频率
75 FS RMS宽带随机抖动
片上输入端接
3.3 V电源
应用
低抖动时钟分配
时钟与数据信号恢复
电平转换
无线通信
有线通信
医疗及工业成像
ATE和高性能仪器仪表
戴维宁等效终端使用一个电阻网络
提供50Ω终端到一个直流电压低于VOL
LVPECL的驱动程序。在这种情况下，VS_DRV上ADCLK948
应该等于接收缓冲器的VS。虽然电阻
（图15）中所示的组合导致的直流偏置点
VS_DRV - 2 V，实际的共模电压是VS_DRV -
1.3 V，因为有更多的电流从流入
ADCLK948 LVPECL司机通过下拉电阻。
LVPECL Y型端接是一个优雅的终止计划，
使用最少的元件和同时提供奇数和偶数模式
阻抗匹配。偶模阻抗匹配是一个
对于紧密耦合传输线重要的考虑
在高频率。它的主要缺点是，它提供了有限的
灵活性，用于改变发射极跟随器的驱动强度
LVPECL驱动程序。这可以是一项重要考虑因素
驱动长走线长度，但通常不是一个问题。
|
|
||||||||