|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
AD5308ARUZ原装现货热销/ADI品牌代理/价格/图片/PDF 发布时间：2015/9/21 10:03:18 概述 该AD5308 / AD5318 / AD5328均为八进制8位，10位和12位
缓冲电压输出DAC采用16引脚TSSOP封装。他们经营
从单一的2.5 V至5.5 V电源供电，功耗0.7毫安典型
在3 V.他们的片上输出放大器允许输出
摆动轨到轨与0.7 V /μs的摆率。该AD5308 /
AD5318 / AD5328采用多功能三线式串行接口，
时钟速率最高达30 MHz，并兼容
标准SPI，QSPI，MICROWIRE，DSP接口
标准。
为八个DAC的基准电压从两个派生
参考引脚（每个DAC的四之一）。这些引用可以输入
被配置为缓冲的，非缓冲的，或VDD输入。零件
掺入一个上电复位电路，这就保证了
DAC输出上电至0 V并保持，直到执行一次有效
写入设备发生。所有DAC的输出可
更新的同时使用异步LDAC输入。
此外还具有省电特性，可以减少电流
设备400 nA的消费在5V（120 nA的在3V）。
八个通道的DAC可以分别断电。
所有这三个部分都采用相同的引脚排列，这使得
用户可以选择合适的分辨率为他们的应用
无需重新设计电路板。
输出放大器
输出缓冲放大器能够产生输出的
电压在任一供电轨1毫伏。它的实际范围
VREF上，输出放大器的增益值，所述偏移
误差，和增益误差。
如果选择的1的增益（增益位= 0），所述输出范围为
0.001 V至VREF。
如果选择的2的增益（增益位= 1），所述输出范围为
0.001 V至2 VREF。因为夹紧，但是，最大
输出限制为VDD - 0.001 V.
输出放大器能够驱动2kΩ的负载到
GND或VDD，并联500 pF到GND或VDD。该
输出放大器的源和宿功能可以看出
在图14中的情节。
压摆率为0.7 V /μs的一个半量程建立时间
±0.5 LSB（8位），6微秒。
图36示出之间的串行接口的AD5308/ AD5318/
AD5328和ADSP-2101/ ADSP-2103。该ADSP-2101/
ADSP-2103应该设置在运动发送操作
交替帧模式。该ADSP-2101/ ADSP-2103 SPORT是
通过SPORT控制寄存器编程并应该是
配置如下：内部时钟操作，低电平有效帧
和16位字长。传输是通过写一个字开始
到Tx寄存器后SPORT已启用。该数据是
同步输出的DSP的串行时钟的每个上升沿和
移入的下降沿AD5308/ AD5318/ AD5328
的DAC的SCLK。图37显示之间的串行接口的AD5308 / AD5318 /
AD5328和68HC11 / 68L11微控制器。的SCK
68HC11 / 68L11驱动器AD5308 / AD5318 / AD5328的SCLK，
和MOSI输出驱动DAC的串行数据线（DIN）。
同步信号从一个端口线路（PC7）获得。在成立
对于此接口的正确操作条件如下：
的68HC11 / 68L11应配置，使得它的CPOL位是
0和它的CPHA位是1。当数据被传递到
DAC时，SYNC线被拉低（PC7）。当68HC11 / 68L11
被配置为刚刚描述，数据出现在MOSI输出
在SCK的下降沿有效。来自68HC11的串行数据/
68L11以8位字节只有八个时钟下降沿传输
边缘在发射周期内发生。数据传输MSB
第一位。要将数据加载到AD5308 / AD5318 / AD5328，PC7留下
之后的第一个八位低转移，以及第二串行
写操作被执行到DAC。 PC7被拉高，在
此过程的结束。
|
|
||||||||