|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
TMS320VC5416PGE160原装现货热销/TI品牌代理/价格/图片/PDF 发布时间：2015/8/18 10:47:41 先进的多总线架构，三 并行加载
独立的16位数据存储器总线和一个
程序存储器总线
•
条件存储指令
•
40位算术逻辑单元（ALU），包括
•
快速中断返回
40位的桶形移位器和两个独立
•
片上外设
40位累加器
-
软件可编程等待状态
•
17-×17位并行乘法器耦合到
发生器和可编程
40位专用加法器，用于非流水线
银行交换
单周期乘法/累加（MAC）
-
片上可编程锁相环
手术
回路（PLL）时钟发生器，带有外部
时钟源
•
比较，选择和存储单元（CSSU）为
-
1个16位定时器
添加/比较选择维特比算
-
六通道直接存储器存取（DMA）
•
指数编码器来计算指数
控制器
在一个40位累加器值值
-
三个多通道缓冲串行端口
单周期
（McBSP的）
•
两个地址生成八个辅助
-
8位/ 16位增强型并行主机端口
寄存器和两个辅助寄存器
接口（HPI8 / 16）
运算单元（ARAUs）
•
功耗控制使用IDLE1，
•
数据总线与总线持有人特征
IDLE2和IDLE3说明随着
•
为8M×16位扩展寻址模式
掉电模式
最大可寻址外部程序
•
CLKOUT关控制禁用CLKOUT
空间
•
片上基于扫描的仿真逻辑，IEEE
•
128K×16位片上RAM组成：
1149.1（JTAG）边界扫描逻辑（1）
-
八块8K×的16位片上
•
144引脚球栅阵列（BGA）（GGU后缀）
双访问程序/数据RAM
•
144引脚薄型四方扁平封装
-
八块8K×的16位片上
（LQFP）（PGE后缀）
单存取程序RAM
•
6.25-ns单周期定点指令
•
16K×16位片上ROM配置
执行时间（160 MIPS）的
程序存储器
•
8.33-ns单周期定点指令
•
增强型外部并行接口（XIO2）
执行时间（120 MIPS）
•
单指令重复和块重复
•
3.3-V的I / O电源电压（160和120 MIPS）
操作用于程序代码
•
1.6-V内核电源电压（160 MIPS）
•
块内存传送指令的更好
程序和数据管理
•
1.5-V内核电源电压（120 MIPS）
•
说明随着32位长字操作数
•
说明随着两或三操作数
（1）
IEEE标准1149.1-1990标准试验访问端口和
阅读
的TMS320VC5416定点，数字信号处理器（DSP）（以下称为器件除非
另有规定）是基于一种先进的改进型哈佛架构具有一个节目
内存总线和3条数据存储器总线。这个处理器提供一个算术逻辑单元（ALU），其
高并行度，特定应用的硬件逻辑，片上存储器，以及附加的片
外设。这种DSP的业务灵活性和速度的基础是一个高度专业化的指令
设置。
独立的程序和数据空间允许同时访问程序指令和数据，提供
高并行度。两个读操作和一次写操作可以在一个单一的执行
循环。指令并行存储和应用程序特定的指令可以充分利用这种架构。
此外，数据可以数据和程序空间之间转移。这种并行支持
一套功能强大的算术，逻辑和位操作的操作，可以在一个单一的所有执行
机器周期。该装置还包括控制机制来管理中断，重复
操作，和函数调用。
图2-1示出了用于144脚球栅阵列的球位置（BGA）封装，并用于在
与表2-1一起找到信号名称和球栅数。图2-2提供了引脚
分配的144引脚小外形四方扁平封装（LQFP）封装。
|
|
||||||||