|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
XC9572XL-7TQG100C原装现货热销/XILINX品牌代理/价格/图片/PDF 发布时间：2015/8/13 10:12:11 特征 •
优化的高性能3.3V系统
-
5纳秒引脚到引脚的逻辑延迟，与内部系统
频率高达208 MHz的
-
小型封装，包括VQFPs，TQFPs
和CSP（芯片级封装）
-
无铅可用于所有的软件包
-
低功耗运行
-
5V宽容的I / O引脚接受5V，3.3V，2.5V和
信号
-
3.3V或2.5V输出能力
-
先进的0.35微米特征尺寸CMOS
FastFLASH技术
•
高级系统功能
-
在系统可编程
-
高级引脚锁定和可布线与
快速连接II™开关矩阵
-
超宽54输入功能块
-
截至90产品每个方面与宏蜂窝
个别产品的长期分配
-
本地时钟反演全球三大一
乘积项时钟
-
每个输出引脚与当地个别输出使能
逆温
-
对所有用户和边界扫描引脚输入迟滞
输入
-
对所有用户引脚输入总线保持电路
-
支持热插拔功能
-
完整的IEEE 1149.1标准的边界扫描（JTAG）
在所有设备上的支持
•
四引脚兼容器件密度
-
36到288个宏单元，拥有800到6400可用
门
•
快速并发编程
•
个别输出摆率控制
•
增强的数据安全保护功能
•
优良的品质和可靠性
-
万编程/擦除周期耐力评级
-
20年数据保留
•
与5V的核心XC9500系列中常见的引脚兼容
包足迹
系列概述
该FastFLASH XC9500XL系列是一个3.3V CPLD系列
针对高性能，低电压的应用
领先的通信和计算系统，
其中，高器件可靠性和低功耗
重要的。每个XC9500XL器件支持在系统亲
编程（ISP）和完整的IEEE 1149.1（JTAG）bound-
元扫描，提供了卓越的调试和设计迭代
能力小外形封装。该XC9500XL
系列设计与赛灵思的Virtex密切合作，
的Spartan-XL和XC4000XL FPGA系列，使系统
设计人员快速接口之间最佳的逻辑分区
电路和高密度的通用逻辑。如图所示
在表1中，对XC9500XL器件范围逻辑密度
从800到6400可用门36至288寄存器，
分别。多个封装选项以及相关的I / O
容量示于表2中。XC9500XL家族MEM-
别尔斯完全针脚兼容，便于设计migra-
在多个密度化的选项在一个给定的包
足迹。
该XC9500XL建筑特色解决要求一
在系统可编程的ments。增强引脚锁定
功能可避免代价高昂的返工板。在系统编程
明整个完整的商业经营范围和
编程耐久性评价提供无忧
系统现场升级的重新配置。扩展数据
保留支持更长和更可靠的系统operat-
荷兰国际集团的生活。
先进的系统特点包括输出转换率控制
和用户可编程的接地引脚，以帮助降低系统
噪音。每个用户引脚与5V，3.3V，2.5V和兼容
输入和输出可以为3.3V或2.5V被配置
操作。该XC9500XL器件具有对称全
3.3V输出电压摆幅允许平衡兴衰
次。其他详细信息可以在应用程序中找到
第17页上的“进一步阅读”中列出的笔记。
体系结构描述
每个XC9500XL设备是一个子系统构成的多
PLE功能块（FB）和I / O模块（IOB）完全互
通过快速连接II开关矩阵相连。该IOB
提供了缓冲的装置输入和输出。每个FB
提供了超宽的可编程逻辑能力
54inputs和18个输出。快速连接II开关
矩阵连接所有的FB输出和输入信号到FB
输入。对于每个FB，最多18输出（取决于封装
年龄引脚数）和相关的输出使能信号驱动
直接到IOB的。参见图1
功能块
每个功能块，如图2由
18个独立的宏单元，每一个都能够实施
一个组合或注册的功能。该FB还接收
全局时钟，输出使能，并置位/复位信号。该FB
产生18输出驱动的快速连接开关
矩阵。这些18输出和它们相应的输出
使能信号也驱动IOB。
在FB中的逻辑是使用求和，产品实现
表示。五十四输入提供108真实的COM
plement信号进入可编程AND阵列，以形成
90产品条款。任何数量的这些乘积项，最多
90可用，可以通过分配给每个宏单元
乘积项分配器。
|
|
||||||||