|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
XC3S500E-4PQG208I原装现货热销/XILINX品牌代理/价格/图片/PDF 发布时间：2015/8/3 9:59:55 IOB概述
输入/输出模块（IOB）提供了可编程的，
之间的I / O引脚与FPGA的双向接口
内部逻辑。
该IOB的内部结构的简化图显示
在图1的范围内有三个主要的信号路径
IOB：输出路径，输入路径，和三态路径。每
路径有它自己的一对存储元件，可以作为对
无论是寄存器或锁存器。欲了解更多信息，请参阅
存储单元功能部分。三个主要的显
纳尔路径如下：
•
所述输入路径传送从垫，这是数据
结合到封装管脚，通过任选
可编程延迟元件直接到I线。
有通过一对存储的备用路由
元素到IQ1和IQ2线。该IOB输出I，
IQ1和IQ2全部引到FPGA的内部逻辑。该
延迟元件可以被设置，以确保零保持时间。
•
输出路径，开始与O1和O2线，
通过携带从FPGA的内部逻辑数据
多路复用，然后一个三态驱动器的IOB
垫。除了这种直接路径中，多路复用
提供插入的一对存储元件的选择。
•
三态路径确定当输出驱动器
高阻抗。 T1和T2线携带从数据
通过多路复用器的FPGA的内部逻辑
输出驱动器。除了这种直接路径，该
多路复用器提供给插入一对的选择
存储元件。当T1或T2线
断言高，输出驱动高阻抗
（浮动，高阻）。输出驱动为低电平有效
启用。
•
所有信号路径进入IOB，包括那些
与存储元件相关联，有一个反相器
选项。任何逆变器放在这些路径是
自动吸收到IOB。
存储元件的功能
有三对中的每个IOB存储元件，一
对用于每个三个路径。它可以配置
每个存储元件作为一个边沿触发的
D型触发器（FD）或电平敏感的锁存器（LD）。
存储件的一对在任一输出路径或
三态路径可与一种特殊的多用
多路复用器产生双倍数据速率（DDR）传输。
这是通过同步到取数据来完成
时钟信号的上升沿和将它们转换为位同步
chronized同时在上升和下降沿。的COM
两个寄存器和多路转换器bination被称为
双数据速率D型触发器（FDDR）。
见双数据速率传输，3页面了解更多
信息。
与存储元件相关联的信号路径是
表1中描述。
|
|
||||||||