|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
MPC8270VVUPEA原装现货热销/Freescale品牌代理/价格/图片/PDF 发布时间：2015/7/21 10:18:30 特征 是MPC8280的主要特点如下：
•
双发的整数（G2_LE）核心
- 在EC603e微处理器的核心版本
- 系统核心的微处理器支持166-450 MHz的频率
- 独立的16-K字节数据和指令高速缓存：
- 四路集联
- 物理寻址
- LRU置换算法
- 架构兼容的内存管理单元（MMU）
- 通用片上处理器（COP）测试接口
概观
- 高性能（SPEC95基准为450兆赫，855 MIPS根据Dhrystones在450兆赫）
- 支持监听总线进行数据高速缓存一致性
- 浮点单元（FPU）
•
独立的电源为内部逻辑和I / O
•
独立的PLL用于G2_LE核心，为CPM
- G2_LE芯和CPM可以在不同的频率为功率/性能优化运行
- 内部核心/总线时钟乘法器提供2：1，2.5：1,3：1，3.5：1,4：1，4.5：1,5：1，6：1,7：1,8：1的比率
- 内部的CPM /总线时钟乘法器提供2：1，2.5：1,3：1，3.5：1，4：1,5：1，6：1,8：1的比率
•
64位数据和32位地址总线60倍
- 公交支持多个主设计
- 支持单和四拍突发传输
- 64，32，16位和8位端口的尺寸由片上存储器控制器控制
- 支持数据奇偶校验或ECC和地址奇偶
•
32位数据和18位的地址局部总线
- 单主机总线，支持外接奴隶
- 八拍突发传输
- 32,16，和8位端口的尺寸由片上存储器控制器控制
•
60X-to-PCI桥
- 可编程的主桥和代理
- 32位数据总线，66.67 / 83.3 / 100 MHz时，3.3 V
- 同步和异步60X和PCI时钟模式
- 提供给外部PCI主机所有内部地址空间
- DMA内存块传输
- PCI到60X地址重映射
•
PCI桥
- PCI规范修订版2.2规范，并且支持频率高达66 MHz的
- 片上仲裁
- 支持PCI到60X内存和60X-内存到PCI流
- PCI主桥或外设功能
- 包括4个DMA通道以下传输：
- PCI到60X 60X到到PCI
- 60X至PCI至PCI-到60X
- PCI到60X至PCI-到60X
- 60X至PCI 60X到到PCI
- 包括所有的配置寄存器（这是从EPROM自动加载和使用
配置MPC8280）要求的PCI标准，以及信息和门铃寄存器
- 支持I2O标准
- 热插拔友好（支持热插拔规范1998年8月3日通过定义PICMG 2.1 R1.0）
- 支持66.67 / 83.33 / 100 MHz时，3.3 V规格
- 使用一个缓冲池分配的缓冲区为每个端口60X，PCI总线核心逻辑
使用本地总线信号，消除需要额外的引脚
•
系统接口单元（SIU）
- 时钟合成器
- 复位控制器
- 实时时钟（RTC）寄存器
- 周期中断定时器
- 硬件总线监控器和软件看门狗定时器
- IEEE 1149.1 JTAG测试访问端口
•
12银行内存控制器
- 无缝接口SRAM，页面模式SDRAM，DRAM，EPROM，Flash等用户自定义
外设
- 字节写使能和可选的奇偶产生
- 可编程银行规模的32位地址译码
- 三个用户可编程机，通用芯片选择机，和页面模式管道
SDRAM机
- 字节选择64总线宽度（60倍）和字节选择32总线宽度（本地）
- 对SDRAM的专用接口逻辑
•
CPU核心可以被禁用，该设备可用于从模式到外部核心
•
通信处理器模块（CPM）
- 嵌入式32位通信处理器（CP）采用RISC架构的灵活支持
通信协议
- 接口通过一个片上32字节的双口数据RAM，一个片32K字节G2_LE芯
双端口指令RAM和DMA控制器
- 串行DMA通道用于接收和发送的所有串行通道
- 并行I / O寄存器与开漏和中断能力
- 虚拟DMA功能执行内存到内存和内存到I / O传输
- 三快通信控制器，支持以下协议：
- 通过媒体10/100兆位以太网/ IEEE 802.3 CDMA / CS接口独立接口（MII）
或降低媒体独立接口（RMII）
- ATM-全双工SAR协议在155 Mbps的，通过UTOPIA接口，AAL5，AAL1，AAL0
协议，TM 4.0 CBR，VBR，UBR，ABR流量类型，多达64 K外置连接（ATM无
为支持MPC8270）
- 透明
- HDLC-高达T3率（清频道）
- FCC2也可以连接到TC层（仅MPC8280）
- 两个多通道控制器（小额贷款公司）（一个MCC的MPC8270）
- 每个MCC处理128串口，全双工，64-Kbps的数据通道。每个MCC可以分割成四个
每32个信道子组。
- 几乎任何组合亚组可以多路复用到单个或多个TDM接口向上
每个MCC 4 TDM接口
|
|
||||||||