|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
EP2C20F484C8原装现货热销/Altera品牌代理/价格/图片/PDF 发布时间:2015/6/30 10:55:53 继非常成功的第一代Cyclone™器件 家庭,Altera的的Cyclone II FPGA的扩展低成本FPGA密度
至68,416个逻辑单元(LE),并提供高达622可用的I / O
销和嵌入式存储器高达1.1兆位。的Cyclone II FPGA是
使用TSMC的90-nm低k电介质的300毫米晶圆制造
流程,以确保快速可用性和低成本。通过最大限度地减少硅
区,Cyclone II器件可以支持复杂的数字系统对单个
芯片的成本相媲美的的ASIC。不像其他的FPGA厂商谁
妥协的功耗和性能的低成本,Altera的
最新一代低成本FPGA -Cyclone II的FPGA,提供60%
更高的性能和竞争的一半的功耗
90纳米FPGA的。低成本和Cyclone II优化的功能集
FPGA的使他们的汽车各种各样的理想解决方案,
消费电子,通信,视频处理,测试和测量,
和其他终端市场解决方案。参考设计,系统图,
和IP,在www.Altera.com发现,可以帮助您快速
开发使用的Cyclone II FPGA的完整的终端市场解决方案。
低成本嵌入式处理解决方案
Cyclone II器件支持Nios II嵌入式处理器,它允许
您实现定制适合嵌入式处理解决方案。旋风II
设备还可以扩大外设,内存,I / O,或性能
的嵌入式处理器。单个或多个Nios II嵌入式处理器
可以设计成一个气旋II设备以提供额外的
联合处理能力,甚至取代现有的嵌入式处理器
您的系统。使用Cyclone II和Nios II的同时允许低成本,
高性能的嵌入式处理解决方案,让你可以
延长产品的生命周期,提高产品上市时间超过
标准产品解决方案。
低成本DSP解决方案
使用的Cyclone II单独或作为DSP协处理器,以提高FPGA的
价格与性能比为数字信号处理(DSP)
应用。您可以实现高性能又低成本DSP
具有以下的Cyclone II功能和设计支持系统:
■
高达150 18×18乘法器
■
高达1.1兆位的片上嵌入式存储器
■
高速接口外部存储器
DSP知识产权(IP)内核
■
DSP Builder的接口Mathworks公司的Simulink和Matlab
设计环境
■
DSP开发套件Cyclone II版
Cyclone II器件包括一个功能强大的FPGA功能集优化
低成本的应用,包括大范围的密度,存储器,
嵌入式乘法器和封装选择。 Cyclone II器件的支持
广泛的共同外部存储器接口和I / O协议
在低成本的应用要求。从Altera的参数化IP核
与合作伙伴进行使用的Cyclone II接口和协议,快速和容易。
特征
在Cyclone II器件系列具有以下特性:
■
有4,608到68,416个LE的高密度架构
●
M4K嵌入式存储器块
●
可用的内存,而不会降低可高达1.1兆比特
逻辑
●
每块4096存储位(每块512包括比特4,608
奇偶位)
●
的×1,×2,×4,×8,×9可变端口配置,×16,×18,×32,
和×36
●
真双端口(一个读和一个写,两次读,或两个
写入)操作为×1,×2,×4,×8,×9,×16和×18模式
●
字节使能进行数据输入时写掩蔽
●
高达260 MHz的操作
■
嵌入式乘法器
●
高达150×18- 18位乘法器每个被配置为两个
独立9-×9位乘法器具有高达250兆赫
性能
●
可选的输入和输出寄存器
■
先进的I / O支持
●
高速差分I / O标准的支持,包括LVDS,
RSDS,迷你LVDS,LVPECL,差分HSTL,和差
SSTL
●
单端I / O标准的支持,其中包括2.5 V和1.8 V,
SSTL I类和II,1.8 V和1.5-V HSTL I类和II,3.3-V PCI
和PCI-X 1.0,3.3V,2.5V,1.8V和1.5V的LVCMOS和3.3-,2.5,
和1.8-V的LVTTL
●
外围组件互连特殊兴趣小组(PCI
SIG)PCI本地总线规范,修订3.0符合3.3-V
工作在33或66兆赫32位或64位接口
●
PCI Express的与外部PHY TI和Altera公司的PCI Express
×1Megacore®功能
|
|