|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
XCF04SVOG20C原装现货热销/Xilinx品牌代理/价格/图片/PDF 发布时间:2015/5/11 10:51:05 产品特点 •
在系统可编程的PROM用于配置
赛灵思FPGA
•
低功耗先进的CMOS NOR FLASH程序
•
20000编程/擦除周期耐力
•
工作在整个工业温度范围
(-40°C至+ 85°C)
•
IEEE标准1149.1 / 1532边界扫描(JTAG)
支持程序设计,原型和测试
•
标准FPGA的JTAG命令启动
组态
•
用于级联存储较长或多个比特流
•
专用边界扫描(JTAG)I / O电源
(VCCJ)
•
I / O引脚兼容电压等级从
1.5V至3.3V
•
设计支持使用赛灵思联盟ISE和
ISE基金会系列软件包
•
XCF01S / XCF02S / XCF04S
♦
3.3V的电源电压
♦
串行FPGA配置接口(最多33兆赫)
♦
可在小尺寸VO20和VOG20
包。
•
XCF08P / XCF16P / XCF32P
♦
1.8V的电源电压
♦
串行或并行FPGA配置界面
(最多33兆赫)
♦
可在小尺寸VO48,VOG48,FS48,
和FSG48包
♦
设计修改技术使存储和
访问多个设计版本的
组态
♦
内置的数据解压缩与Xilinx兼容
先进的压缩技术
描述
赛灵思推出了平台的Flash系列在系统中
可编程配置PROM。可在1至32
兆位(兆位)的密度,这些PROM中提供
易于使用,具有成本效益的,并且可重复编程方法
对于存储大的Xilinx FPGA配置比特流。该
平台的Flash PROM系列既包括3.3V
XCFxxS PROM和1.8V XCFxxP PROM。该XCFxxS
版本包括4兆位,2兆位,和1兆位PROM的该
支持主串和从串FPGA配置
模式(图1,第2页)。该XCFxxP版本包括
支持主站32兆位,16兆位,和8兆比特PROM的
串口,从串行,主动SelectMAP和奴隶
SelectMAP FPGA配置模式(图2,第2页)。
的平台闪存PROM家庭成员摘要
在表1所示支持的功能是。
当FPGA在主串行模式下,它会产生一个
配置时钟驱动PROM。具有CF高,一
CE和OE启用后,存取时间短,数据
可在PROM数据(D0)销,其连接到
FPGA的DIN引脚。新数据可用短的访问
之后的每个时钟上升沿时间。该FPGA产生
时钟脉冲的适当数量,完成
配置。
当FPGA处于从串行模式下,PROM和
FPGA都时钟由一个外部时钟源,或
可选,只为XCFxxP PROM,PROM的可
用于驱动FPGA配置时钟。
该XCFxxP版本的平台的Flash PROM还
支持主动SelectMAP和从动SelectMAP(或
从并行)FPGA配置模式。当FPGA
在主SelectMAP模式中,FPGA产生
配置时钟驱动PROM。当FPGA
在从动SelectMAP模式下,无论是外部振荡器
产生的结构的时钟,驱动PROM和
在FPGA,或任选的XCFxxP PROM可以用来
驱动FPGA的配置时钟。繁忙和低
CF高,CE和OE启用后,数据可在
逍遥DATA(D0-D7)引脚。新的数据是可用
之后的每个时钟上升沿短的访问时间。该数据是
主频在FPGA上的下一个上升沿
CCLK。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
更多先进的功能。内置的数据解
支持利用压缩PROM文件,以及设计
revisioning允许多个设计版本将存储在
单个PROM或存储在多个PROM中。对于设计
revisioning,外部管脚或内部控制位用于
选择活动的设计修改。
多平台的Flash PROM设备可以级联
支持在需要时较大的配置文件
针对大型FPGA器件或瞄准多个FPGA
菊花链方式连接在一起。当利用先进
功能,为XCFxxP平台的Flash PROM,如
设计修订,其中编程跨度级联文件
PROM器件只能为级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能未启用,那么级联链可
包括XCFxxP和XCFxxS PROM中。
|
|