在HY5DU12422A（L）T，HY5DU12822A（L）T和HY5DU121622A（L）T是536,870,912位CMOS双数据

率（DDR）同步DRAM，非常适合于需要大的存储密度在主存储器的应用程序和高带宽。这种现代512MB的DDR SDRAM提供参考的上升沿和下降沿完全同步操作时钟。虽然所有的地址和控制输入被锁止在CK的上升沿（下降沿的/ CK的边缘），数据数据选通和写数据口罩输入采样在它的上升沿和下降沿。数据路径是跨

应受流水线和2位预取，以达到非常高的带宽。所有的输入和输出电压电平是兼容的与SSTL_2。