公共时钟（CP）和主复位（MR）输入，负荷和复位（清零）所有触发器同时。每个D输入的状态，前一个建立时间低到高的时钟过渡，是传输到触发器的相应输出（尺寸Qn）。所有输出将在MR强制为低，独立的时钟或数据输入，由低输入。该装置是用于应用程序，其中只有真正的输出是必需的，并且时钟有用和主复位是所有存储元件。