|
||||||||||||||||||||||||||||
|
| IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
| 当前位置:首页 > 新闻资讯 |
|
|
XC4VLX160-10FFG1148原装现货热销/XILINX品牌代理/价格/图片/PDF 发布时间:2015/4/3 9:41:43 Xesium时钟技术 •
截至20数字时钟管理器(DCM)模块
-
精密时钟去歪斜和相移
-
灵活的频率综合
-
双操作模式来缓解业绩
权衡决策
-
改进的最大输入/输出频率
-
改进相移分辨率
-
降低输出抖动
-
低功耗运行
-
增强的相位检测器
-
宽移相范围
•
配套相位匹配时钟分频器(PMCD)
块
•
差分时钟结构优化的低抖动
时钟和精确占空比
•
32全局时钟网络
•
区域I / O和本地时钟
灵活的逻辑资源
•
高达40%的速度改善了以前的
发电设备
•
高达20万个逻辑单元,包括:
-
与时钟高达178176内部寄存器使
(XC4VLX200)
-
高达178176的查找表(LUT)的
-
逻辑扩展多路复用器和I / O寄存器
•
可级联的可变移位寄存器或分布式
记忆能力
500 MHz的XtremeDSP逻辑片
•
专用的18位×18位乘法器,
乘累加器或乘法器块
•
可选流水线级数的增强的性能
•
可选48位累加器的乘法累加
(MACC)操作
•
集成加法器,用于复乘法或乘加
手术
•
可级联乘法或MACC
•
高达100%的速度改善了以前的
发电设备。
500 MHz的集成块存储器
•
高达集成块内存为10Mb
•
可选流水线级数更高的性能
•
多速率FIFO支持逻辑
-
充分和空标志的支持
-
完全可编程的AF和AE标志
-
同步/异步操作
•
双端口结构
•
独立读写端口宽度选择(RAM
只)
•
18 Kbit的块(内存和奇偶校验/内存边带
支持)
•
配置从16K x 1到512×36
(4K×4 512×36的FIFO操作)
•
字节写入功能(连接PPC405等)
•
专门的级联路由,形成32K×1记忆
不使用FPGA的路由
•
高达100%的速度改善了以前的
发电设备。
SelectIO技术
•
多达960个用户I / O
•
的I / O标准宽选择从1.5V至3.3V
•
超高性能
-
600 Mb / s的HSTL和SSTL(在所有单端I / O)
-
1 Gb / s的LVDS(在所有差分I / O对)
•
真正的差分终端
•
选择低电容的I / O,以提高信号
廉正
•
在输入输出I / O的同一边缘捕捉
•
对于DDR和DDR-2内存接口支持
SDRAM,QDR-II,RLDRAM-II,和FCRAM-II
的ChipSync技术
•
集成的SelectIO技术简化
源同步接口
•
逐比特去歪斜功能内置于所有的I / O模块(可变
输入延迟线)
•
专用I / O和区域时钟资源(引脚和
树)
•
内置数据串行器/解串器逻辑,所有的I / O和
时钟分频器
•
存储/网络/通信接口起来
到1Gb / s的+
数控阻抗(DCI)
主动I / O端子
•
可选串联或并联终止
•
温度补偿
组态
•
256位AES比特流解密提供智力
财产(IP)的安全性
•
改进的比特流错误检测/校正能力
•
快速SelectMAP配置
•
JTAG支持
•
回读功能
90纳米铜CMOS工艺
1.2V核心电压
倒装芯片封装
•
现有生产设备的无铅封装。
RocketIO千兆位收发器(MGT)
•
全双工串行收发器(MGT)能
622 Mb / s到10+ Gb / s的波特率
•
8B / 10B,64B / 66B,用户定义FPGA逻辑,或者没有数据
编码
•
通道绑定的支持
•
CRC生成和校验
•
可编程预加重或预均衡为
发射器
•
可编程连续时间均衡的
接收器
•
可编程判决反馈均衡的
接收器
•
片上的AC耦合接收
•
接收器信号检测和信号指示灯损失
•
传输驱动电机空闲模式
•
使用辅助用户动态重配置
配置总线
的PowerPC 405 RISC核心
•
嵌入式PowerPC 405(PPC405)核心
-
高达450 MHz运行
-
五级数据通路流水线
-
16 KB指令缓存
-
16 KB数据缓存
-
增强的指令和数据片上存储器
(OCM)控制器
-
与额外的频率比选项
PPC405与处理器本地总线
•
辅助处理器单元(APU)接口,可直接
从PPC405连接织物协处理器
-
APU可以在不同的时钟速率运行
-
支持自主指令:无流水线
摊位
-
32位指令和64位数据
-
4周期高速缓存线换乘
|
|
||||||||