|
|||||||||||||
| 网站首页 | | | 公司介绍 | | | 库存中心 | | | 品牌中心 | | | 新闻资讯 | | | 在线询价 | | | 联系我们 | |
|
||||||||||||||||||||||||||||
|
| IC库存索引： | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
 最新IC库存 |
新闻资讯 |
当前位置：首页 > 新闻资讯 |
 EP1AGX50DF1152I6N EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
XC2V1000-6FG456C原装现货热销/XILINX品牌代理/价格/图片/PDF 发布时间：2015/4/2 10:46:06 概述 在Virtex-II系列平台FPGA开发高从低密度性能的高密度设计，基于IP内核和定制模块。该系列提供电信完整的解决方案，无线少，网络，视频和DSP应用，包括PCI，LVDS和DDR接口。前缘0.15μm的/0.12μmCMOS 8层金属过程与在Virtex-II架构是为优化高速度，低功耗。结合广VARI-灵活的特点ETY和大范围的密度可达
千万系统门的Virtex-II系列增强亲可编程逻辑设计能力，是一个功能强大的替代方案原产于掩模编程的门阵列。如图表1，在Virtex-II系列包括12名成员，包括从40K到10M系统门。包装产品包括球栅阵列（BGA）封装，0.80毫米，1.00毫米和1.27毫米球场。除了传统tional引线键合互连，倒装芯片互连被用于在一些BGA产品的。利用倒装芯片在互连NECT提供了更多的I / O比有可能在焊线版本的类似的软件包。倒装施工提供高引脚数的组合具有较高的热容量。表2示出用户I / O可用的最大数量。在Virtex-II器件/封装组合表（表6日这一节的末尾）详述的I / O的最大数量使用引线键合或倒装芯片的每个设备和包技术。
中的Virtex®-II功能摘要
•
业内首个平台FPGA解决方案
•
IP-沉浸™架构
-
密度从40K到8M系统门
-
420 MHz的内部时钟速度（高级数据）
-
840+ Mb / s的I / O（高级数据）
•
SelectRAM™存储器层次结构
-
真双端口RAM™18-Kbit的块3兆
SelectRAM资源
-
高达1.5 MB的分布式SelectRAM资源
-
高性能的接口到外部存储器
·
DDR-SDRAM接口
·
FCRAM接口
·
QDR™-SRAM接口
·
适马RAM接口
•
算术函数
-
专用的18位×18位乘法器块
-
快前瞻进位逻辑链
•
灵活的逻辑资源
-
高达93,184内部寄存器/锁存器时钟
启用
-
多达93184查找表（LUT）或级联
16位的移位寄存器
-
宽多路复用器和宽输入功能支持
-
横向级联链和萨姆 - -产品
支持
-
内部三态布辛
•
高性能时钟管理电路
-
多达12个DCM（数字时钟管理器）模块
·
精确的时钟去歪斜
·
灵活的频率综合
·
高分辨率相移
-
16个全局时钟多路复用器缓冲器
•
主动互连™技术
-
第四代分段路由结构
-
可预见的，快速路由延迟，独立
扇出
•
SelectI / O-ULTRA™技术
-
多达1,108个用户I / O的
-
19单端标准和六个差分
标准
-
可编程灌电流（2 mA至24 mA）的每个I / O
-
数控阻抗（DCI）I / O：片
终端电阻的单端I / O标准
-
PCI-X @ 133 MHz的PCI @ 66 MHz和33 MHz的
合规性，和CardBus兼容
-
差分信号
·
840 Mb / s的低电压差分信号I / O
（LVDS）与电流模式驱动
·
总线LVDS I / O
·
闪电数据传输（LDT）I / O与当前的
驱动程序的缓冲区
·
低压正射极耦合逻辑
（LVPECL）I / O
·
内置DDR输入和输出寄存器
-
专有的高性能SelectLink™
技术
·
高带宽数据路径
·
双倍数据速率（DDR）链接
·
基于Web的HDL代方法
•
支持赛灵思基金会™和Alliance™
系列开发系统
-
综合VHDL和Verilog设计流程
-
10M的系统门设计编译
-
互联网团队设计（ITD）工具
•
基于SRAM的在系统配置
-
快速SelectMAP™配置
-
三重数据加密标准（DES）的安全性
选项（比特流加密）
-
IEEE1532支持
-
部分重配置
-
无限制再编程
-
回读功能
•
0.15微米8层金属过程与0.12微米
高速晶体管
•
1.5 V（VCCINT）核心供电，专用3.3 V
VCCAUX辅助和VCCO I / O电源
•
IEEE 1149.1兼容的边界扫描逻辑支持
•
倒装芯片和引线键合球栅阵列（BGA）
三种标准精细节距封装（0.80毫米，
1.00毫米和1.27毫米）
•
100％的出厂测试
|
|
||||||||