•

速度快，高密度1.8 V FPGA系列

- 

密度从58 K至4 M系门

- 

130 MHz的内部性能（4 LUT水平）

- 

专为低功耗运行

- 

PCI兼容3.3 V，64分之32位，33/66-MHz的

•

高度灵活SelectI / O +™技术

- 

支持20高性能接口标准

- 

高达804的单端I / O或344差分I / O

对为> 100 Gb / s的总带宽

•

差分信号支持

- 

LVDS（622 Mb / s的），BLVDS（总线LVDS），LVPECL

- 

差分I / O信号可以输入，输出或I / O

- 

兼容标准差的设备

- 

LVPECL和LVDS时钟输入为300 + MHz的

钟表

•

专有的高性能SelectLink™

技术

- 

双倍数据速率（DDR）和Virtex-E链接

- 

基于Web的HDL代方法

•

复杂的SelectRAM +™存储器层次结构

- 

1 MB的内部配置的分布式RAM

- 

高达832 KB的同步内部RAM块

- 

真正的双端口™功能的BlockRAM

- 

内存带宽高达1.66 TB /秒（相当于

超过100 RAMBUS通道带宽）

- 

专为高性能的接口

外部存储器

- 

200兆赫ZBT *的SRAM

- 

200 Mb / s的DDR SDRAM芯片

- 

支持免费可综合的参考设计

•

高性能内置时钟管理电路

- 

八个全数字延迟锁定环（DLL）

- 

数字方式合成50％的占空比为双

数据速率（DDR）应用

- 

时钟乘法和除法

- 

高速的LVPECL / LVDS零延迟转换

时钟任何I / O标准

•

灵活的体系结构平衡速度和密度

- 

对于高速运算的专用进位逻辑

- 

专用乘法器支持

- 

梯级链宽输入功能

- 

丰富的寄存器/锁存器与时钟使能，并

双同步/异步设置和重置

- 

内部三态布辛

- 

IEEE 1149.1边界扫描逻辑

- 

模具温度传感器二极管

•

支持赛灵思基金会™和Alliance系列™

开发系统

- 

进一步编制的50％时间缩短

- 

互联网团队设计（ITD）工具的理想选择

多万门密度的设计

- 

多种选择的PC和工作站平台

•

基于SRAM的在系统配置

- 

无限制再编程

•

先进封装选项

- 

0.8毫米芯片级

- 

1.0毫米BGA

- 

1.27毫米BGA

- 

HQ / PQ

•

0.18毫米6层金属工艺

•

100％的出厂检测的Virtex-E相比，Virtex器件在Virtex-E系列提供了多达43200个逻辑单元的器件高达30％的比Virtex系列更快。/ S使用来源I / O性能提高到622兆同步数据传输架构和同步的使用赎罪理性的系统性能高达240 MHzGLED端SelectI / O技术。额外的I / O标准支持，特别是LVPECL，LVDS和BLVDS，这使用每个信号的两个引脚。几乎所有的信号引脚可用于对于这些新的标准。的Virtex-E器件具有高达640 KB的速度（250兆赫）的块状SelectRAM，但个别的RAM都是相同规模和结构的Virtex系列。他们也有8 DLL文件，而不是在Virtex器件四个。每个indi-维杜阿尔DLL是略有容易时钟镜像提高和4倍倍频。VCCINT，电源电压为内部逻辑和MEM-储器，为1.8 V，而不是2.5 V的Virtex器件。先进处理和0.18 mm设计规则已经导致较小的骰子，更快的速度和更低的功耗。I / O引脚3 V宽容，并可以5 V宽容与外置100瓦的电阻。不支持PCI 5 V。随着除了适当的外部电阻，任何引脚可容吃任何期望的电压。银行业的规则是不同的。与Virtex器件，所有输入缓冲器由VCCINT供电。利用Virtex-E器件，LVTTL，LVCMOS2和PCI输入缓冲器由供电在I / O电源电压VCCO。在Virtex-E系列是比特流不兼容的Vir-特家族，但设计的Virtex可被编译为等价借出的Virtex-E设备。在同一个包针对Virtex-E相同的设备和的Virtex系列的引脚兼容一些小的例外系统蒸发散。详见数据表引脚部分。