所述的TMS320C64x™DSP的（包括TMS320DM642装置）是最高性能的定点DSP代TMS320C6000™DSP平台。在TMS320DM642（DM642）设备是基于第二代高性能，先进的VelociTI™超长指令字（VLIW）architec-TURE（的VelociTI.2™）德州仪器（TI）开发，使得这些DSP一个很好的选择数字媒体应用。是的C64x™是C6000™DSP平台的代码兼容的成员。以每秒（MIPS）的高达5760万条指令以720兆赫的时钟速率的性能，所述DM642器件提供具有成本效益的解决方案，以高性能的DSP编程挑战。该DM642 DSP拥有高速控制器的操作灵活性和数字能力阵列处理器。所述的C64x™DSP内核处理器有64个通用的32位字长寄存器

和八个高度独立的功能单元，两个乘法器为32位结果和6算术逻辑单元（ALU）-with的VelociTI.2™扩展。在8个功能单元中的VelociTI.2™扩展包括新的指令来加速视频和成像应用的性能和延长并行的的VelociTI™架构。该DM642可以生产4个16位乘法累加（MACS）每个周期总共每秒（MMACS）的28.8亿的MAC，或者每个周期8个8位MAC为共有5760 MMACS。 DM642的DSP还具有应用特定的硬件逻辑，片上存储器，和额外的片上外设类似于其他C6000™DSP平台设备。该DM642采用了2级缓存的架构，具有强大的和多样化的外设。

1级程序高速缓存（L1P）是一个128千位直接映射缓存和一级数据缓存（L1D）是128-Kbit的2路组相联高速缓存。 2级内存/缓存（L2）包括一个2兆位内存空间中时的程序和数据空间之间共享。 L2存储器可以配置为映射存储器，高速缓存，或两者的组合。外设集包括：三个可配置视频端口;一10/100 Mb / s以太网MAC（EMAC）;一个管理数据输入/输出（MDIO）模块;一个VCXO内插控制端口（VIC）; 1多通道缓冲串行音频接口（MCASP0）;间集成集成电路（I2C）总线模块; 2多通道缓冲串行端口（McBSP的）; 3个32位的通用

定时器;用户可配置的16位或32位主机端口接口（HPI16/ HPI32）;外围部件互连（PCI）;采用16引脚通用输入/输出端口（GP0），具有可编程中断/事件生成模式;和一个64位的无缝外部存储器接口（EMIFA），其能够

接口同步和异步存储器和外设。该DM642设备有三个可配置视频端口（VP0，VP1，VP2和）。这些视频端口

外设提供了一个无缝连接常见的视频解码器和编码器设备。在DM642视频端口支持多种解决方法和视频标准（例如，CCIR601，ITU-BT.656，BT.1120，SMPTE125M，260M，274M，296M和）。这三个视频端口是可配置的，可以支持视频拍摄和/或视频显示模式。每个视频端口由两个通道 - A和B具有5120字节捕获/显示缓冲是在两个通道之间可分裂。有关视频端口的详细信息，请参阅的TMS320C64x DSP视频端口/ VCXO插值

控制（VIC）端口参考指南（文献编号SPRU629）。该MCASP0端口支持一个发射和一个接收时钟区，有8个串行数据引脚，能够被单独分配给任何两个区域。串行端口支持时分复用上每个销从2到32个时隙。该DM642拥有足够的带宽来支持所有8个串行数据引脚发送192千赫立体声信号。在每个区中的串行数据可以被发送和接收的上多个串行数据引脚同时和格式化在飞利浦内部集成电路多种变化声音（I2S）格式。此外，MCASP0发射机可以被编程以输出多个S / PDIF，IEC60958，AES-3，CP-430同时编码的数据通道，包含全面推行单一RAM用户数据和信道状态域。MCASP0还提供广泛的错误检查和恢复功能，如坏时钟检测电路对每个高频主时钟这证实了主时钟是在一个编程频率范围。