|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
Cadence 合成技术为 Renesas微系统公司加快生产时间 发布时间:2013/1/23 15:48:56 Encounter RTL Compiler 为大型、复杂的 ASIC 设计实现了结构分析功能,将利用率提高 15%,并帮助减小芯片尺寸。
全球电子设计创新领先企业 Cadence 设计系统公司 (NASDAQ:CDNS) 日前宣布 Renesas微系统有限公司已采用 Cadence® Encounter® RTL Compiler 用于综合实现,尤其是将复杂 ASIC设计的芯片利用率提高了 15%,面积减少了 8.4%,加速了实现周期并降低了成本。
Renesas 微系统公司SoC 开发事业部首席专家 Kazuyuki Irie 说:“Renesas 一直以来都在与 Cadence 密切合作,共同开发最佳的网表分析流程,以够在早期就发现设计中潜在的结构性问题和缺陷。Encounter RTL Compiler 解决了长久以来我们一直在纠结的问题。 在我们以前的流程中,每次我们分析和解决拥塞热点和可布通率问题时,我们都会需要额外的布局布线周期。Cadence的实现技术为我们提供了更快速、更高效的芯片生产方式。”
在目前的 ASIC 设计开发中,对具有超大范围、高速、复杂设计的需求越来越高,Renesas 一直关注于 ASIC 设计的高密度布局、高速和缩短实现周期。过去,在完成布局和布线阶段之后,对公司的工程师来说再去解决那些严重的布通率变得非常困难,从而导致更长的实现周期;如果工程师发现了布线的拥塞热点,他们将被迫重新运行布局和布线工具,以帮助实现最大利用率、调整布局拥塞、空间规划和电路优化。
Encounter RTL Compiler 具有在流程早期实现一个网表的结构性分析环境的独特能力。这使 Renesas 工程师能够在执行布局和布线之前在其设计中发现有结构性问题。 通过采用该方法,他们减少了实现周期并简化了热点拥塞,使其能够进一步提高利用率并减小芯片尺寸。
在Renesas 已经生产了多个 ASIC 芯片中(最小可达28 纳米),与公司以前采用的方法相比,其总体利用率提高了近15%。 通过利用 Encounter RTL Compiler,Renesas成功在一个较短的周期内完成了多个复杂的 ASIC 设计,同时减少了芯片尺寸。
Cadence 芯片实现事业部研发高级副总裁 Chi-Ping Hsu 博士说:“与许多其他技术公司一样,Renesas 微系统希望获得上市时间和成本上的优势。 作为 Cadence RTL至签核流程中的关键技术,RTL Compiler 提供了独特功能,可以加快产品的上市时间,同时满足目前严格的芯片尺寸要求。”
|
|