从边走边看的数字移动电视，到接上eBook从汽车的导航系统获得实时路况信息 ，消费者希望电子产品能够完成比以往更多的任务，应用于更广的范围。为了满足这种对多功能、便携性与便利性的需求，工程师团队必须生产出能统合数字信号处理更大规模的芯片与模拟电路。不管它是小IP模块、中型IC还是65纳米工艺生产的大型SoC，这些错综复杂的混合信号设计对硅实现提出了巨大的挑战。 

当今的趋势是重用或购买混合信号IP模块，例如通信接口和数据转换器，用于集成到IC和SoC。这需要一种能促进IP重用的方法，并且以有效节约成本的方式将IP集成到芯片中。混合信号IC不管是模拟集约/标准型，还是数字集约/特定应用型（DSP、感应器、无线电），都需要一种方法高效集成IP模块，降低单元成本，加快上市时间，并保证质量。 

不过当今的高性能、高度集成型系统级芯片（SoC）是混合信号设计的新前沿。这些混合信号SoC包含数字集约型芯片，使用高级工艺节点生产，有多个微处理器内核、内存模块、与影音及触摸界面。这些复杂的芯片都有无数的器件、极高的运行速度，并消耗大量的功率。 

工程师团队比以往任何时候都更需要一个综合的、可互用的方法学，满足高速度、超低功耗、高产出、低成本与短周期等综合要求。用Cadence的技术就有可能实现这些复杂的混合信号SoC。 

超越逐个击破式方法

Cadence倡导混合信号设计的更高效的方法，利用一种综合的混合信号技术，模拟与数字团队在早期设计规划、前端设计、功能验证、物理实现和封装方面分担责任。从上到下引入这样一种混合信号方法学，将会提高混合工程师团队的效率，帮助管理层实现激进的上市目标，并提高利润率。