|
||||||||||||||||||||||||||||
|
| IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
| 当前位置:首页 > 新闻资讯 |
|
|
EPM570T100C5N原装现货热销/ALTREA品牌代理/价格/图片/PDF 发布时间:2014/7/2 10:37:11 简介MAX® II系列瞬时上电,非易失性的CPLD是基于 0.18微米,6层金属闪光过程中,随着密度从240到2,210
逻辑单元(LE)(128至2210等效宏单元)和非易失性 存储8 Kbits的。 MAX II器件提供高I/ O数,速度快
性能和可靠的装修与其他CPLD架构。 配备的MultiVolt™内核,用户闪存(UFM)块, 增强在系统可编程(ISP),MAX II器件的设计 以降低成本和功耗,同时提供可编程解决方案 应用,如总线桥接,I / O扩展,上电复位(POR) 和顺序控制和设备配置的控制。 下面显示了MAX II CPLD系列数据的主要部分。
本节为设计人员提供的数据表规格
MAX®
II设备。本章节包含了内部的功能定义 架构,联合测试行动组(JTAG)和在系统 可编程性(ISP)的信息,直流工作条件,AC时间 参数和订购信息,MAX II器件。
本部分包括以下章节:
■第1章简介
■第2章MAX II架构
■第3章。JTAG和在系统可编程
■第4章。热插拔和上电复位MAX II器件
■第5章直流和开关特性
■第6章。参考及订购信息
修订历史请参阅各章自己特定的修订历史记录。有关信息 就当每个章节进行了更新,请参阅第一章修订日期
部分,它会出现在完整的手册。
特点■低成本,低功耗CPLD
■瞬时上电,非易失体系结构
■待机电流低至2毫安
■提供快速的传播延迟和时钟到输出时间
■提供四个全局时钟有两个时钟每可用逻辑阵列 模块(LAB)
■UFM阻挡高达8 Kbits的非易失性存储
■MultiVolt内核有利的外部供电电压的设备 无论是3.3 V/2.5 V或1.8 V
■多电压I / O接口支持3.3 V,2.5 V,1.8 V和1.5 V逻辑 水平
■总线型结构,包括可编程转换速率,驱动器 强度,总线保持和可编程的上拉电阻
■施密特触发器能够宽容噪声输入(可编程每 针)
■完全符合外围组件互连特别 兴趣小组(PCI SIG)PCI本地总线规范,修订版2.2 在66 MHz3.3-V操作
■支持热插拔
■内置联合测试行动组(JTAG)边界扫描测试(BST) 电路,符合IEEE标准。 1149.1-1990
■ISP电路符合IEEE标准。 1532
|
|
||||||||