AT89C51CC01UA-RLTUM 8位微控制器 -MCU 原装现货 ATMEL品牌 - 新闻资讯

AT89C51CC01UA-RLTUM 8位微控制器 -MCU 原装现货 ATMEL品牌
发布时间：2013/1/8 18:12:42

制造商:

Atmel

产品种类:

8位微控制器 -MCU

核心:

80C51

处理器系列:

AT89x

数据总线宽度:

8 bit

最大时钟频率:

40 MHz

程序存储器大小:

32 KB

数据 RAM 大小:

1280 B

片上 ADC:

Yes

工作电源电压:

3 V to 5.5 V

封装 / 箱体:

VQFP-44

安装风格:

SMD/SMT

高度:

1.45 mm

接口类型:

UART

长度:

10.1 mm

最大工作温度:

+ 85 C

最小工作温度:

- 40 C

可编程输入/输出端数量:

定时器数量:

封装:

Tray

程序存储器类型:

Flash

工厂包装数量:

800

电源电压-最大:

5.5 V

电源电压-最小:

3 V

宽度:

10.1 mm

特点

•8051的核心架构

•256字节片上RAM

•1K字节的片上XRAM

•32K字节片上快闪记忆体

- 数据保存：10年在85°C擦除/写周期：100K

•引导具有独立锁定位代码段

•2K字节的片上闪存的Bootloader

•在系统编程的片上引导程序（CAN，UART）和IAP能力

•2K字节的片上EEPROM擦除/写周期：100K

•14-源4级中断

•3个16位定时器/计数器

•全双工UART兼容80C51

•最大晶振频率为40 MHz，20 MHz的X2模式，（CPU核心，20兆赫）

•五个端口：32 + 2个数字I / O线

五通道的16位PCA：

- PWM（8位）

- 高速输出

- 定时器和边缘捕获

•双数据指针

•21位看门狗定时器（可编程位7）

•复用输入一个10位分辨率的模拟数字转换器（ADC），8

•全CAN控制器：

- 完全符合与CAN Rev2.0A的和2.0B

- 结构优化通讯管理系统（通过SFR）

- 15个独立的消息对象：

可编程发送或接收每个报文对象个人标签和遮罩过滤器，29位标识符/通道8个字节的循环数据寄存器（FIFO）/ Message对象16位状态和控制寄存器/ Message对象16位时间标记注册/ Message对象CAN规范2.0部分A或2.0版B部分可编程的每封邮件物体消息对象的控制和数据寄存器通过SFR的访问可编程的接收缓冲区长度最多15个报文对象接待的点击几个消息的对象的优先级管理同一时间（基本特征）传输优先级管理消息对象溢出中断。

- 支持：

时间触发的通信自动波特率和聆听模式可编程自动回复模式

- 1-Mbit / s的最大传输速率为8 MHz（1）晶体频率在X2模式

- 读错误计数器

- 可编程的片上定时器的时间戳和网络链接到同步

- 独立的波特率预分频器

- 数据，远程，错误，过载和帧处理

•片上仿真逻辑（增强型钩系统）

•省电模式：

- 空闲模式

- 掉电模式

T89C51CC01的第一个成员的加那利TM家庭的8位微控制器专用于CAN网络应用程序。在X2模式最大的外部20 MHz的时钟速率达到300 ns的周期时间。除了完整的CAN控制器T89C51CC01提供32K字节的闪存存储器

包括在系统编程（ISP），2K字节引导闪存，2K字节EEPROM和1.2 KB的RAM。特别注意的是减少的电磁发射T89C51CC01。

每个端口SFR操作通过D型锁存器，如在图1中示出为端口3和4。

一CPU“写锁存信号启动内部总线上的数据转移到D型锁存器。

一CPU“读锁存器”信号锁存的Q输出传送到内部总线。同样，一个“读引脚”信号传输端口引脚的逻辑电平。某些端口的数据说明激活“读锁存信号的同时，启动”读引脚“信号。锁存指令被称为读 - 修改 - 写指令。每个I / O线独立编程为输入或输出。

用于通用I / O口或外部地址/数据总线端口0和2。端口0，不同于其他在没有内部上拉电阻的端口。图3

示出的结构的端口2。一个外部源可以拉一个端口引脚为低电平。要使用通用输出引脚，设置或清除在PX寄存器的相应位（X =0或2）。要使用通用输入引脚，设置在PX寄存器的位关闭输出驱动器FET。

有固定的端口1，端口2，端口3和端口4内部上拉电阻，被称为“准双向端口。当配置为输入，引脚的阻抗出现

逻辑1和电流源响应于一个外部逻辑零条件。 P0口是一个“真正的双向引脚。当配置为输入引脚浮。复位写逻辑1所有的端口锁存器。如果逻辑零随后写入端口锁存器，它可以返回由一个逻辑1写入到锁存器的输入条件。

注：端口锁存值变化的读 - 修改 - 写指令周期接近尾声。产量缓冲区（及因此的引脚状态）更新早在读 - ModifyWrite指令周期之后的指令。

在端口1，端口2，端口3和端口4的逻辑零到一的转换使用一个额外的上拉（P1），以帮助这个逻辑转换（见图4）。这增加了开关速度。这额外的上拉源100倍正常的内部电路电流在2个振荡器时钟期间。内部上拉电阻的场效应晶体管，而不是线性电阻。上拉电阻由三个p-沟道场效应晶体管（pFET管）设备。当门感觉是一个PFET逻辑零和关断时的栅极感官逻辑1。 PFET排名第1的是，开启状态两振荡器周期后，立即一个从0到1的转变，在端口锁存器。一个合乎逻辑的打开一个端口引脚的pFET＃3（弱上拉）通过逆变器。该逆变器和pFET对形成一个锁存驱动合乎逻辑的。 pFET的＃2是一个非常弱的上拉电阻每当相关的NFET关闭。这是传统的CMOS开关的惯例。目前的优势是1/10的pFET＃3。