作为全球领先的IP和ASIC供应商，法拉第提供串行ATA（SATA）的适合目前SoC或ASIC完整的，集成的，和硅验证的解决方案。全面的解决方案包括可配置的SATA数字控制器的IP，高速混合信号PHY IP和验证IP。通过提供一个完整的SATA IP解决方案，法拉第确保SATA控制器和PHY的IP，具有高性能，低功耗和小面积的优点一起无缝工作，降低整合风险。

功能亮点

• PHY解决方案
  • 符合串行ATA（SATA）Gen1i /平方米，Gen2i / m，且Gen3i标准
  • 在第二代PHY的单电源供电
  • 序列化/反序列化20-bit或40-bit宽并行输入/输出/为串行传输/接收链路层
  • 检测K28.5逗号字符
  • 支持30MHz的参考时钟
  • 支持上电顺序和速度协商在主机和设备模式
  • 支持BIST功能，为大规模生产
  • 支持可编程驱动振幅的控制和输出驱动器去重控制

• 控制器解决方案
  
  一。FTSATA100
  
  • 符合AHCI 1.1
  • 符合SATA规范3.0版
  • 支持1.5，3.0和6.0 Gbps的数据速率
  • 支持本机命令队列（NCQ）
  • 支持命令列表覆盖
  • 支持沉睡和部分功率模式
  • 充分分区分层结构
  • 在传输层配置FIFO宽度
  • 应用层符合ATA / ATAPI标准
  • 内置PVCI兼容的系统总线，可选的AMBA 2.0 AHB总线接口
  • 配置SRAM的FIFO大小的64，128，或256个双字
  • 1，2个可配置的端口号

  二。FTSATA110

  • 符合SATA规范3.0版
  • 支持1.5，3.0和6.0 Gbps的数据速率
  • 支持PIO，DMA和NCQ命令协议
  • 支持执行设备诊断命令协议
  • 支持非数据命令协议
  • 有多个DRQ块支持PIO
  • 内置PVCI兼容的系统总线，以及可选的AMBA 2.0 AHB总线接口
  • 内置分散 - 聚集DMA控制器
  • 配置SRAM的FIFO大小的64，128，或256个双字