|
IC库存索引: | A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 |
最新IC库存 |
新闻资讯 |
当前位置:首页 > 新闻资讯 |
EP1AGX50DF1152I6N
EP1AGX35DF780I6N EP1AGX50CF484C6N EP1AGX50DF1152C6N EP2AGX125EF29I6N EP2AGX95EF35I6N EP2A40B724I9N EP2A40F1020I8N EP2A40F672I8N EP2A25F672I8N EP2A25B724I7N EP2A15FF672I8N EP2A15B724I7N EP2A15F672I8N EP2AGX95EF35C6N EP2AGX125EF35C5N EP2A40B724C9N EP2A40F1020C8N EP2A40F672C8N EP2A25F672C8N EP2A25B724C7N EP2A15FF672C8N EP2A15B724C7N EP2A15F672C8N EP4SE530F40I3N EP4SE290H29I2N EP4SE290F40I2N EP4SE680H35I3N EP4SE680F43I3N EP4SE680F40I3N EP4SE360H29I2N EP4SE360F40I2N EP4SE290F35I2N EP4SE230F29I2N EP4SE110F29I2N EP4SGX530NF45I2N EP4SGX530KH40I2N EP4SGX530HH35I2N EP4SGX230KF40I2N EP4SGX230HF35I2N |
XRT86VL30 T1/E1/J1 BITS时钟恢复单元和成帧器和线路接口组合具有R 3技术™ 发布时间:2013/12/23 10:37:29 产品特点
应用
描述
该XRT86VL30是单通道T1/E1/J1 BITS时钟恢复单元和成帧器和LIU集成的解决方案,具有R3技术(Relayless,可重构,冗余)。物理接口进行了优化与内部阻抗,并与专利垫结构,XRT86VL30提供保护电源故障和热插拔。 该XRT86VL30包含一个集成DS1/E1/J1成帧器和LIU提供DS1/E1/J1帧和错误的积累按照ANSI / ITU_T规格。成帧器有它自己的帧同步器和发射接收滑缓冲区。滑缓冲器可以独立启用或根据需要,可以配置为帧的共同DS1/E1/J1信号格式被禁用。 成帧器块包含自己的发送和接收T1/E1/J1取景功能。有3个发送HDLC控制器,它封装了发送HDLC缓冲区的内容到LAPD消息帧。有3个接收其提取的有效载荷内容HDLC控制器从传入T1/E1/J1数据流的接收LAPD消息帧,并写入内容到接收HDLC缓冲区。成帧器还包含了发送和开销数据输入端口,它允许数据链路终端设备直接接入到出站T1/E1/J1帧。同样,接收架空输出数据端口允许数据链路终端设备直接接入到入站T1/E1/J1帧的数据链路bits。 该XRT86VL30完全符合所有最新的T1/E1/J1规格:ANSI T1.101-1999,ANSI T1/E1.107-1988,ANSI T1/E1.403-1995,ANSI T1/E1.231-1993,ANSI T1/E1.408-1990,AT&T TR 62411(12-90)TR54016和ITU G-703(含第13 - 同步),G.704,G706和G.733,AT&T的酒吧。43801,和ETS 300 011,300 233,JT G.703,G.704 JT,JT G706,I.431。广泛的测试和诊断功能包括环回,边界扫描,伪随机位序列(PRBS)测试模式生成,性能监视器,误码率(BER)计,强迫错误插入和LAPD通道化数据有效载荷处理,根据ITU-T标准Q.921。 |
|